

طراحی و تحلیل مبدل DC-DC بوست مجتمع براساس کنترل کننده زمان

عباس نصری^۱، سیروس طوفان^۲، رضا نوروزیان^۳

۱ دانشجوی دکتری- دانشکده مهندسی برق- دانشگاه زنجان- زنجان abb.as.nasri@znu.ac.ir

۲ استادیار گروه برق- دانشکده مهندسی برق- دانشگاه زنجان- زنجان S.toofan@znu.ac.ir

۳ دانشیار گروه برق- دانشکده مهندسی برق- دانشگاه زنجان- زنجان noroozian@znu.ac.ir

چکیده

در این مقاله طراحی و تحلیل مبدل بوست براساس کنترل کننده زمان برای تبدیل ولتاژ ۱/۸ ولت به ۲/۸ تا ۳/۴ ولت ارائه شده است. کنترل کننده زمان مانند کنترلر دیجیتال برای فرکانس‌های کلید زنی چند مگا هرتز طراحی می‌شود ولی این کنترلر به طراحی مبدل دیجیتال با دقت بالا و مدولاسیون پهنای باند دقیق نیاز ندارد. در این مقاله اسلایتور کنترل شونده با جریان و مدار تأخیر دهنده به ترتیب به عنوان انتگرال‌گیر و تناسب برای کنترل مبدل بکار رفته‌اند. علاوه بر آن برای بهبود زمان نشست ولتاژ خروجی از یک ترانزیستور به صورت فیدبک با خروجی استفاده شده است. با این تکنیک ولتاژ خروجی سریع‌تر به مقدار نهایی می‌رسد و زمان نشست حدود ۷۲ درصد کاهش پیدا کرده است. همچنین در این مقاله اثرات غیر ایده‌آل بودن المان‌ها و شرایط پایداری مبدل به همراه مدار کنترل کننده تحلیل شده است. نتایج شبیه‌سازی مبدل بوست طراحی شده در تکنولوژی ۰/۱۸ میکرومتر پروسه CMOS نشان می‌دهد که مبدل طراحی شده در محدوده فرکانس سوئیچینگ ۴۸۵ کیلو هرتز تا ۱/۴۲ مگا هرتز کار می‌کند و ولتاژ خروجی با حداکثر ریپل ۱۵ میلی ولت حاصل می‌گردد. همچنین مدار طراحی شده برای ولتاژ خروجی ۳/۳ ولت دارای بازدهی ۸۷/۰۷٪ می‌باشد.

کلیدواژه

مبدل DC-DC، بوست، VCO، فرکانس سوئیچینگ، سیکل کاری.


مقدمه

برای دستیابی به پاسخ فرکانسی سریع و کوچک کردن ابعاد مبدل‌ها، مبدل‌های DC-DC در فرکانس سوئیچینگ حدود مگا هرتز و با سلف و خازن کوچک طراحی می‌شوند [۸، ۹]. بیشترین کنترل‌هایی که برای تنظیم ولتاژ خروجی مبدل بوست استفاده می‌شوند، کنترلر آنالوگ PWM می‌باشد. کنترلر PWM با فرکانس سوئیچینگ ثابت در کاربردهایی که حساسیت زیادی به نویز دارند استفاده می‌شود. چون در این تکنیک فرکانس ثابت است، نویز سوئیچینگ به نسبت پایین می‌باشد و با بکارگیری یک فیلتر پایین گذر می‌توان ریپل خروجی را کاهش داد [۱۰-۱۲]. در حالی که این روش برای فرکانس‌های سوئیچینگ بالا چندان کارآمد نمی‌باشد. چون اولاً، تلفات سوئیچ‌ها افزایش می‌یابد و به تبع آن راندمان مبدل کاهش می‌یابد. ثانیاً، با افزایش فرکانس طراحی جبران‌ساز نوع سوم پیچیده‌تر می‌شود [۱۳]. بنابراین این نوع کنترلرها برای مبدل‌های DC-DC چندان موثر نمی‌باشند. برای رفع این مشکل از کنترلرهای دیجیتال در فرکانس‌های بالا استفاده می‌شود که نسبت به کنترلرهای آنالوگ

مبدل‌های DC-DC یکی از مهمترین بلوک‌ها، در بیشتر وسایل الکترونیکی قابل حمل مثل لبتاب، موبایل و غیره می‌باشند [۱]. اصولاً مبدل‌ها از مدار قدرت و مدار کنترل برای تنظیم ولتاژ یا جریان خروجی استفاده می‌کنند. حلقه فیدبک برای تنظیم خروجی استفاده می‌شود. برای پایدار نگه داشتن ولتاژ خروجی در حلقه فیدبک از جبران‌سازهایی استفاده می‌شود [۲-۴]. یکی از مهمترین مبدل‌هایی که در آی‌سی‌های آنالوگ و دیجیتال بیشتر استفاده می‌کنند مبدل بوست است. تکنیک‌های مختلفی برای کنترل مبدل‌های بوست، مانند استفاده از PWM یا PFD، بکارگیری دلتا سیگما و غیره استفاده می‌شود [۵-۷]. نکته‌ای مهم در طراحی این مبدل‌ها آن است که بتوان در تحلیل‌ها، اثرات غیر ایده‌آل بودن المان‌ها را بررسی کرد. هر چقدر تلفات المان‌ها کم‌تر باشند کارایی مبدل بهتر می‌شود. همچنین درک این اثر کمک می‌کند تا قسمت‌های مختلف مبدل که باعث ناپایداری آن می‌شود را شناسایی کرد و در پیاده‌سازی آن بکار برد.


Type-III compensator^۱Phase frequency detector^۱

شکل ۱ شماتیک مداری مبدل بوست را با در نظر گرفتن المان-های پارازیتی نشان می‌دهد. در این مدار r_{co} و r_{cin} r_{sw} r_L ترتیب بیانگر مقاوت تلفاتی سلف، مقاوت داخلی سوئیچ و مقاوت‌های خازن ورودی و خازن خروجی می‌باشند. همچنین ولتاژ V_d ، V_{Co} ، V_d r_{co} به ترتیب مقاوت داخلی دیود، ولتاژ حالت روشن دیود و ولتاژ خازن خروجی می‌باشند. مقدار مقاوت‌های تلفاتی برای مدارهای گسسته معمولاً در دیتا شیت و برای مدارهای مجتمع با رسم جانمایی مدار مشخص می‌شوند. ولی در مدارهای مجتمع عوامل مختلفی باعث تغییر این پارامترها می‌گردند.



شکل ۱. مدار معادل مبدل بوست در حالت غیر ایده‌ال.

مبدل DC-DC در حالت CCM دو مد کاری دارد: مد ۱: زمان روشن بودن سوئیچ، مد ۲: زمان خاموش بودن سوئیچ. در مد یک به خاطر اینکه دیود خاموش بوده، ورودی و خروجی مطابق شکل ۲ از هم جدا می‌شوند.



شکل ۲. مدار معادل مبدل بوست در مد ۱.

در مدار شکل ۲ داریم:

$$V_{L,on} = i_{in} r_{cin} + v_{cin} - i_L (r_L + r_{cin} + r_{sw}) \quad (1)$$

$$i_{cin,on} = i_{in} - i_L \quad (2)$$

$$i_{Co,on} = \frac{v_o - v_{co}}{r_{co}} \quad (3)$$

$$v_{in,on} = r_{cin} (i_{in} - i_L) + v_{cin} \quad (4)$$

$$i_{o,on} = \frac{v_{co} - v_o}{r_{co}} \quad (5)$$

مدار معادل مد ۲ مبدل بوست مذکور در شکل ۳ نشان داده شده است. در این حالت ولتاژ ورودی و ولتاژ سلف بطور لحظه‌ای از ولتاژ خروجی بزرگتر می‌شود. لذا سوئیچ قطع و دیود وصل می‌گردند. در مدار شکل ۳ داریم:

کارایی بهتری دارند [۱۴]. کنترلرهای دیجیتال به ADC^۳ با رزولوشن بالا و DPWM^۴ دقیق نیاز دارند که این باعث افزایش هزینه و پیچیده‌تر شدن طراحی می‌شود [۱۵، ۱۶]. کنترلر دیگری که در طراحی مبدل‌های DC-DC استفاده می‌شود کنترلر مبتنی بر زمان^۵ است. این روش نسبت به کنترلر آنالوگ پیچیده‌تر است ولی در مقایسه با کنترلر دیجیتال پیاده‌سازی ساده‌تری دارد. چون مانند کنترلر دیجیتال به ADC با رزولوشن بالا و مدولاتور پهن باند دیجیتال با دقت بالا نیاز ندارد.

در این مقاله طراحی مبدل بوست با استفاده از کنترلر مبتنی بر زمان جهت افزایش فرکانس سوئیچینگ و دستیابی به ریپل ولتاژ خروجی کم با بازدهی بالا برای آی‌سی‌های آنالوگ و دیجیتال ارائه می‌شود. در مدار کنترلر، اسلایاتور کنترل شونده با جریان و تأخیر دهنده به ترتیب به عنوان انتگرال‌گیر و تناسبی طراحی شده‌اند. این مقاله در تکنولوژی ۰/۱۸ میکرومتر پروسه CMOS طراحی و شبیه‌سازی شده است. فناوری اکسید فلز نیمه هادی مکمل آی‌سی CMOS یک فناوری برجسته در صنعت جهانی مدارهای مجتمع (IC) است و به عنوان محصولاتی با ائتلاف توان کم و چگالی زیاد شناخته شده است. مهم‌ترین مزیت تکنولوژی CMOS نسبت به تکنولوژی BJT عملکرد مد سوئیچ آن می‌باشد. از آنجایی که CMOSها از گیت جریان نمی‌کشند لذا در کاربردهای سوئیچینگ از جمله مدارهای دیجیتالی و مبدل‌ها از ترانزیستورهای CMOS بیشتر استفاده می‌شود. با کمک پروسه CMOS می‌توان تراشه‌هایی با حجم کمتر و ارزان‌تر طراحی کرد. در مبدل طراحی شده، ریپل ولتاژ خروجی ۱۵ میلی‌ولت با بازدهی ۸۷/۰۷ درصد با فرکانس سوئیچینگ بین ۴۸۵ کیلوهرتز تا ۱/۴۲ مگاهرتز برای تبدیل ولتاژ ۱/۸ ولت به ۲/۸ تا ۳/۴ بدست آمده است. در این مقاله اثر تلفات المان‌ها بر روی کارایی مبدل و شرایط پایداری مدار کنترلر بطور مفصل بررسی و تحلیل شده است.

ساختار ادامه مقاله به شرح زیر است: در ادامه به تحلیل قسمت قدرت مبدل بوست و تمامی اثرات پارازیتی المان‌ها پرداخته می‌شود. در قسمت سوم طراحی و جزئیات مدار کنترلر PI مبدل بیان می‌گردد. در بخش چهارم پایداری مبدل به همراه مدار کنترلر بررسی خواهد شد. در قسمت‌های پنجم و ششم در مورد آشکارساز و VCO توضیحاتی ارائه می‌گردد. نهایتاً در بخش هفتم نتایج شبیه‌سازی بدست آمده مورد بررسی و با کارهای دیگران مقایسه خواهد شد.



تحلیل مبدل بوست DC-DC در حالت غیر ایده‌ال

^۱ Complementary Metal Oxide Semiconductor
^۲ on-time states
^۳ Digital pulse Wide Modulation
^۴ off-time states

^۵ Analog to digital converter
^۶ Digital pulse Wide Modulation
^۷ Time based controller

مدت زمان روشنی و زمان خاموشی سوئیچ‌های مبدل کنترل می‌شود بنابراین ولتاژ خروجی بر روی ولتاژ مطلوب تنظیم می‌گردد.

در مدارهای مجتمع برای طراحی خازن و سلف یکپارچه باید به مقاومت تلفاتی آن‌ها توجه کرد. عملکرد سلف در تراشه تا حد زیادی توسط پارامترهای طراحی مانند شکل، عرض، ضخامت، قطر و خواص مواد مورد استفاده در پیاده‌سازی تعیین می‌شود. سلف‌های مدار مجتمع به شکل‌ها و روش‌های مختلفی طراحی می‌شوند. با این حال سلف‌های مارپیچ با حداقل مساحت و کمترین مقاومت تلفاتی بهترین شکل هندسی سلف می‌باشند. در مدارهای مجتمع سلف‌ها مقاومت‌های تلفاتی زیادی دارند در حالی که خازن‌ها را می‌توان با مقاومت تلفاتی کمتر طراحی کرد. لذا حتماً باید مقاومت سلف‌ها در طراحی مبدل در نظر گرفته شوند [۱۸].



شکل ۵. تأثیر الف) تغییرات مقاومت‌های داخلی سلف، سوئیچ و خازن خروجی ب) تغییرات بار بر روی گین مبدل.


علاوه بر موارد فوق، بازدهی مبدل بوست بصورت رابطه زیر بیان می‌شود.

$$\eta = \frac{P_o}{P_o + P_{Loss}} \quad (36)$$

که P_o بیانگر توان خروجی و P_{Loss} بیانگر توان تلفاتی مبدل می‌باشند. معمولاً در مبدل بوست توان تلفاتی از رابطه زیر بدست می‌آید [۱۹]:

$$\Delta G_{co-o} = -I_{in} \left(s^2 - \left(\frac{DV_{eq}}{LI_{in}} - \frac{R_{eq}}{L} \right) + \frac{1}{LC_{in}} \right) \quad (33)$$

که $\Delta = s^2 + \frac{R_{eq}}{L}s + \frac{1}{LC_{in}}$ بیانگر معادله مشخصه مبدل می‌باشد. مدل دینامیک مبدل را می‌توان مطابق شکل ۴ با یک مدل دو پورته نمایش داد.



شکل ۴. مدل دو پورته مبدل DC-DC بوست.

با توجه به رابطه ۱۶ ولتاژ خروجی بصورت زیر بدست می‌آید:

$$V_o = \left[(1-D) + \frac{r_L + Dr_{sw} + (1-D)r_d}{R_L(1-D)} \right] V_i + (1-D)V_d \quad (34)$$

با صرفنظر کردن از V_d در رابطه ۳۴ نسبت ولتاژ خروجی به ورودی بصورت زیر حاصل می‌گردد:

$$M = \frac{V_o}{V_i} = \frac{1}{(1-D) + \frac{r_L + Dr_{sw} + (1-D)r_d}{R_L(1-D)}} \quad (35)$$


همانطور که از رابطه ۳۵ مشخص است، گین مبدل DC-DC بوست به پارامترهای پارازیتی سلف و خازن همچنین به تغییرات بار وابسته می‌باشد. شکل ۵ الف تغییرات گین برحسب مقاومت‌های داخلی سلف، سوئیچ و خازن به‌یازای سیکل کاری ۵۵ درصد نشان می‌دهد. همان‌طور که مشخص است با افزایش مقاومت‌های داخلی المان‌های مبدل، بهره مدار کاهش می‌یابد. بنابراین در انتخاب المان باید دقت کرد که المان‌ها کمترین پارازیت داشته باشند. در حالی که در تحلیل‌ها مبدل معمولاً المان‌ها ایده‌آل در نظر می‌شوند؛ در پی از این که نوع انتخاب المان‌ها و مقدار مقاومت‌های داخلی المان‌ها تأثیر زیادی بر روی گین مبدل دارند. همچنین تغییرات بار بر روی گین مبدل اثر می‌گذارد. با افزایش مقاومت بار گین مدار افزایش می‌یابد و برعکس. تغییرات مقاومت بار بر روی گین مبدل به‌یازای سیکل کاری ۵۵ درصد در شکل ۵ ب نشان داده شده است. در طراحی مبدل و مدار کنترل‌کننده باید به این نکته توجه کرد که تغییرات بار نباید تأثیری بر روی گین مبدل بگذارد. تغییرات مقاومت بار به کمک مدار کنترل با مقایسه مقدار ولتاژ خروجی با ولتاژ مرجع و در نتیجه تنظیم

نمونه‌گیری شده و ولتاژ مرجع با هم برابر شوند. همان‌طور که از فلوجارت مشخص است برای پیاده‌سازی این تکنیک به اسیلاتور کنترل شونده با ولتاژ مرجع و یک اسیلاتور کنترل شونده با ولتاژ خروجی نیاز داریم.

نمای کلی مدار مبدل DC-DC با کنترل براساس زمان در شکل ۶ ب نشان داده شده است. که در آن VCO1، VCO2 و PD^۱ به ترتیب بیانگر اسیلاتورهای کنترل شونده با ولتاژ و آشکارساز فاز می‌باشند. مبدل طراحی شده از چهار قسمت اصلی تشکیل شده است. قسمت قدرت^۱ اِکار تبدیل ولتاژ را با توجه به سوئیچینگ ترانزیستورهای بخش قدرت برعهده دارد. توضیحات کلی در مورد طراحی بخش قدرت مبدل بوست و نحوه انتخاب المان‌ها در بخش قبل ارائه شد. در مسیر فیدبک از VCO، تأخیر دهنده و آشکارساز فاز استفاده شده است. مسیر فیدبک با مقایسه لحظه‌ای ولتاژ خروجی با ولتاژ مرجع سوئیچ‌های مدار قدرت را کنترل می‌کند. توضیحات بیشتر در ادامه ارائه می‌گردد. تابع تبدیل مدار کنترل شکل ۶ ب بصورت زیر بیان می‌شود:

$$H_{\text{control, PI}}(s) = \frac{V_{\text{Ctrl}}}{V_o} = K_p + \frac{K_I}{s} \quad (39)$$

که K_p و K_I به ترتیب بیانگر گین‌های انتگرال‌گیر پیاده‌سازی شده با VCO و تناسبی پیاده‌سازی شده با تأخیر است. بنابراین برای پیاده‌سازی مدار کنترل به یک انتگرال‌گیر، تناسبی و جمع‌کننده نیاز می‌شود.

Power Stage^{۱۱}Time- Based control^{۱۱}
Phase Detector^{۱۱}

$$P_{\text{Loss}} = I_o \left[\frac{r_L I_o + D r_{\text{sw}} I_o + V_D (1-D)^2}{(1-D)^2} \right] + \frac{1}{2} C_{\text{sw}} V_o^2 f_{\text{sw}} \quad (37)$$

همچنین توان خروجی مبدل هم برابر $R_L(1-D)^2$ است، بنابراین معادله راندمان با در نظر گرفتن المان‌های پارازیتی بصورت رابطه زیر بدست می‌آید:

$$\eta_{\text{CM}} = \frac{R_L (1-D)^2}{R_L (1-D)^2 + r_L + D r_{\text{sw}} + 0.5 C_{\text{sw}} f_{\text{sw}} R_L (1-D)^2 + \frac{V_D}{V_o} R_L (1-D)^2} \quad (38)$$

در حالت ایده‌آل که هیچ تلفاتی وجود ندارد، بازدهی مبدل ۱۰۰ درصد می‌باشد. ولی در حالت واقعی با توجه به رابطه ۳۸ بازدهی مبدل به تمام پارامترهای مبدل از جمله المان‌های پارازیتی وابسته است. همان‌طور که بیان شد برای تنظیم و ثابت نگه داشتن ولتاژ خروجی به مقدار مطلوب به ازای تغییرات پارامترهایی مانند مقاومت بار، تلفات المان‌ها و همچنین تأثیر دما مدار قدرت مبدل نیاز به مدار کنترلر دارد. قسمت بعدی طراحی مدار کنترل بررسی خواهد شد.

طراحی مدار کنترل کننده زمان

در تکنولوژی‌های جدید دقت در حوزه زمان بهتر از دقت در حوزه ولتاژ می‌باشد. در حوزه ولتاژ، ولتاژ خروجی مستقماً با ولتاژ مرجع مقایسه می‌شود. در حالی که در حوزه زمان ولتاژهای خروجی و مرجع توسط VCO به پالس تبدیل شده و توسط یک آشکارساز فاز مقایسه می‌شود. از طرفی دیگر مدارات مورد استفاده در ساختارهای حوزه زمان با پیشرفت تکنولوژی سازگار بوده و بسیاری از شاخص‌های عملکرد آن‌ها نظیر مصرف توان و سرعت ذاتی ترانزیستورها متناسب با پیشرفت تکنولوژی بهبود می‌یابند، تحت این شرایط مقایسه‌گرهای حوزه زمان به عنوان یک جایگزین برای مقایسه‌گرهای حوزه ولتاژ متعارف مطرح می‌شوند [۲۰]. شکل ۶ الف فلوجارت تعیین فرکانس سوئیچینگ را نشان می‌دهد. همان‌طور که مشخص است فرکانس سوئیچ، f_{sw} ، تولید شده با فرکانس مرجع، f_{ref} ، مقایسه می‌شود اگر با هم برابر باشند، در این حالت ولتاژ خروجی با ولتاژ مرجع برابر بوده و پالس تولید شده برای کنترل سوئیچ‌های بخش قدرت هدایت می‌شود. در غیر این صورت اگر f_{sw} از f_{ref} کوچکتر باشد زمان روشن بودن (T_{on}) افزایش می‌یابد و اگر f_{sw} از f_{ref} بزرگتر باشد زمان روشن بودن سوئیچ کاهش می‌یابد. در نتیجه با این کار ولتاژ خروجی تغییر کرده و یک فرکانس جدید سوئیچینگ تولید می‌کند. این پروسه تا زمانی ادامه پیدا می‌کند که ولتاژ خروجی

$$\varphi_{PWM} = \varphi_{ref} - \varphi_{ctrl} = K_{VCO} \int (V_{ref} - V_o) dt \quad (42)$$

رابطه بالا نشان می‌دهد که هر اختلافی بین ولتاژ مرجع و خروجی انتگرال گرفته شده و با ضربی به تغییر فاز تبدیل می‌گردد آن نیز باعث تغییر زمان روشن بودن سوئیچ (Ton) می‌شود. سیکل کاری پالس خروجی آشکار ساز فاز به صورت زیر تعریف می‌شود:

$$D = \frac{V_o}{V_{in}} = \frac{T_{on}}{T_{on} + T_{off}} \quad (43)$$


مدار تأخیر مطابق شکل ۷ الف با یک خط تأخیر کنترل شونده با ولتاژ پیاده شده است. همان طور که از شکل ۷ الف مشخص است در مدار تأخیر از اینورتر استفاده شده است. با تغییر ولتاژ V_x که از ولتاژ خروجی گرفته شده است مقدار تأخیر کنترل می‌شود. فاز خروجی مدار را می‌توان با توجه به شکل ۷ الف به صورت زیر نوشت [۲۱]:

$$\varphi_{OUT} = \varphi_{IN,d} + k_{vc, delay} V_x \quad (44)$$


در نتیجه تابع تبدیل فاز خروجی به ولتاژ ورودی از تأخیر دهنده بصورت زیر می‌باشد [۲۱]:

$$H_{\varphi P}(s) = \frac{\varphi_{out}(s)}{V_x(s)} = K_{VC, delay} \quad (45)$$

رابطه بالا نشان می‌شود که برای پیاده‌سازی آن کنترلر تناسبی مناسب می‌باشد.



(الف)



(ب)

شکل ۷. الف) مدار تأخیر کنترل شونده با ولتاژ. ب) مدار آشکار ساز فاز.

شکل ۶. الف) فلوجارت تعیین کنترل فرکانس سوئیچینگ ب) شماتیک کلی از مبدل DC-DC.

همان طور که در شکل ۶ ب مشاهده می‌شود اسیلاتور کنترل شونده با ولتاژ، ولتاژ خروجی و ولتاژ مرجع را به فرکانس تبدیل می‌کند. فرکانس خروجی یک VCO بصورت رابطه ۴۰ تعریف می‌شود همان طوری که مشخص است با تغییر ولتاژ، فرکانس خروجی آن عوض می‌شود.

$$\omega_{osc} = \omega_f + K_{VCO} V_{cont} \quad (40)$$

در این مقاله V_o و V_{ref} بیانگر ولتاژهای کنترلی برای هر کدام از VCOها می‌باشد. و ω_f و K_{VCO} به ترتیب بیانگر فرکانس مرجع و گین می‌باشند. در مسیر مرجع یک ولتاژ ثابت به عنوان مرجع تعریف می‌شود که با عبور از VCO2 یک پالس جهت مقایسه تولید می‌کند. در مسیر بالا با تغییر ولتاژ خروجی هر لحظه فرکانس خروجی VCO1 عوض شده و با استفاده از آشکارساز فاز با پالس مرجع مقایسه می‌شود در نتیجه یک پالس جهت کنترل سوئیچ‌های قسمت مبدل بوست تولید می‌شود.

در اینجا طبق رابطه تابع تبدیل VCO می‌توان استنتاج کرد که VCO همچون یک انتگرال‌گیر عمل می‌کند. تابع تبدیل آن به صورت زیر بیان می‌شود [۲۱]:

$$\varphi_e = K_{VCO} \int V_{cont} dt$$

$$H_{VCO}(s) = \frac{\varphi_e}{V_{cont}}(s) = \frac{K_{VCO}}{S} \quad (41)$$

که φ_e و K_{VCO} به ترتیب بیانگر فاز خروجی و بهره VCO می‌باشند. بنابراین VCO عمل تبدیل ولتاژ به زمان را انجام می‌دهد. سیگنال خروجی VCO1 نمی‌تواند مستقیماً سوئیچ‌های بخش قدرت را کنترل کند بنابراین نیاز به یک پالس مرجع داریم تا با سیگنال خروجی VCO1 مقایسه شود. در نهایت با ایجاد پالس در خروجی آشکارساز ولتاژ خروجی به مقدار مطلوب نزدیک‌تر می‌شود. در بخش بعد در مورد مدارهای آشکار ساز فاز و VCO توضیح داده خواهد شد. نکته‌ای که وجود دارد این است، VCO مثل یک انتگرال‌گیر عمل می‌کند از آنجایی که هر دو VCO شبیه هم هستند، بنابراین زمانی که $f_{vco1} = f_{vco2}$ هستند تضمین می‌شود که V_o برابر V_{ref} می‌باشد. در این شرایط تنها با اختلاف فازهایی که دو VCO با هم دارند پالس مورد نظر برای سوئیچ مدار قدرت تولید می‌شود. بنابراین اختلاف فاز بین آنها برابر است با:

$$\varphi_{ctrl} = K_{VCO} \int V_o dt$$

$$\varphi_{ref} = K_{VCO} \int V_{ref} dt$$

$$(48) \quad G_{d0} = \frac{(V_L + V_D - I_L r_{sw})(1-D) - I_L r_L - I_L D r_{sw}}{(1-D)^2 + \frac{r_{sw} D + r_L}{R_L}}$$

$$\omega_z = \frac{(V_L + V_D - I_L r_{sw})(1-D) - I_L r_L - I_L D r_{sw}}{L I_L} \quad (49)$$

$$\omega_o = \frac{\sqrt{(1-D)^2 + \frac{r_{sw} D + r_L}{R_L}}}{\sqrt{L C_o}} \quad (50)$$

$$Q = \frac{C_o L}{C_o (r_L + D r_{sw}) + \frac{L}{R_L}} \quad (51)$$

بنابراین معادله مشخصه رابطه ۴۶ را می توان به صورت زیر نوشت:

$$\Delta = 1 + G_{d0} \frac{1 - \frac{S}{\omega_z}}{\frac{S^2}{\omega_o^2} + \frac{S}{\omega_o Q} + 1} K_{VC, delay} \frac{K_{VCO}}{S} K_{PD} \quad (52)$$

شکل ساده شده رابطه ۵۲ بصورت $\Delta = aS^3 + bS^2 + cS + d$ است که ضرایب a ، b ، c و d به صورت زیر می باشند:

$$a = \frac{1}{\omega_o^2} \quad (53)$$

$$b = \frac{1}{\omega_o Q} \quad (54)$$


$$c = \frac{\omega_z - K_{VCO} K_{PD} K_{VC, delay} G_{d0}}{\omega_z} \quad (55)$$

$$d = K_{VCO} K_{PD} K_{VC, delay} G_{d0} \quad (56)$$

با توجه به پایداری راث- هورویتز برای این که معادله مشخصه فوق ریشه‌هایی با قسمت حقیقی مثبت نداشته باشد شرایط لازم (نه کافی) این است که: اولاً همه ضرایب هم علامت باشند. ثانیاً همه ضرایب مخالف صفر باشند. بنابراین باید $\omega_z - K_{VCO} K_{PD} K_{VC, delay} G_{d0} > 0$ باشد. در نتیجه شرط پایداری با کمک معیار راث- هورویتز به صورت زیر تعریف می شود:

$$bc - ad > 0 \quad (57)$$

با جایگزین کردن روابط ۵۳ تا ۵۶ در رابطه ۵۷ داریم:



شکل ۸. نمودار تولید پالس کنترل سوئیچ.

مقادیر پارامترهای طراحی مدار در جدول ۱ بیان شده است. با توجه به مرجع [۲۲، ۲۳] بدست آمده است.

جدول ۱. مقادیر مدار طراحی.

مقدار طراحی	المانها
۱/۸ V	V_{in}
۳/۳ V	V_o
۰/۵۵	D
۴۸۵KHz - ۱/۴۲MHz	f_{sw}
۲۰۰nF	C_o
۱۰μH	L
۱۰۰ μm / ۰/۱۸μm	(W/L) _{sw}

تحلیل پایداری مبدل بوست با کنترل کننده زمان

با توجه به شکل ۶ ب تابع تبدیل حلقه باز مبدل DC-DC به- صورت $H_{Boost}(s)H_{\phi P}(s)H_{VCO}(s)K_{PD}$ است، که تابع تبدیل حلقه بسته زیر بدست می آید:

$$H(s) = \frac{V_{out}(s)}{\phi_{in}(s)} = \frac{K_{PD} H_{Boost}(s)}{1 + H_{Boost}(s)H_{\phi P}(s)H_{VCO}(s)K_{PD}} \quad (46)$$


که $H_{DC}(s)$ و $H_{\phi P}(s)$ ، $H_{VCO}(s)$ به ترتیب بیانگر توابع تبدیل اسیلاتور کنترل شونده با ولتاژ، مدار تأخیر دهنده و مدار قدرت می باشند. و K_{PD} گین مدار آشکار ساز فاز است که برابر $1/2\pi$ می باشد.

با توجه تحلیل‌های بخش ۲ نسبت تغییرات ولتاژ خروجی بر حسب تغییرات سیکل کاری با صرف نظر از C_{in} بصورت زیر بیان می شود:

$$H_{Boost}(s) = \frac{V_o(s)}{d(s)} = G_{d0} \frac{1 - \frac{S}{\omega_z}}{\frac{S^2}{\omega_o^2} + \frac{S}{\omega_o Q} + 1} \quad (47)$$

که G_{d0} ، ω_z ، ω_o و Q به ترتیب عبارتند از:

در رابطه ۵۹، N تعداد فرد طبقه‌های معکوس کننده و t_d تأخیر هر طبقه می‌باشند. همان‌طور که در شکل ۹ مشاهده می‌شود برای طراحی VCO از سه اینورتر استفاده شده است. که با تغییر ولتاژ کنترل جریان ترانزیستور M4 و به طبع آن جریان M5 تغییر می‌کند در نتیجه تأخیر اینورتر دومی عوض شده بنابراین باعث تنظیم فرکانس می‌شود.



شکل ۹. شماتیک مدار نوسان ساز کنترل با ولتاژ متشکل از سه گیت اینورتر.

نتایج شبیه‌سازی

در این مقاله، یک مبدل DC-DC بوست برای تبدیل ولتاژ ۱/۸ ولت به ۲/۸ تا ۳/۴ ولت طراحی شده است. نمای کلی مدار ارائه شده در شکل ۱۰ الف نشان داده شده است. مدار طراحی شده در تکنولوژی ۰/۱۸ میکرومتر تحلیل و با نرم افزار ADS شبیه‌سازی شده است. همچنین با نرم‌افزار متلب آنالیز تابع تبدیل‌های مبدل صورت گرفته است. از آنجایی که در تکنولوژی ۰/۱۸ میکرومتر مقدار ولتاژ تغذیه ۱/۸ ولت می‌باشد؛ اگر ولتاژ گره خروجی را مسقیماً به VCO انتقال دهیم ممکن است VCO در ولتاژهای بالای ۱/۸ درست کار نکند. بنابراین باید یک نسبتی از ولتاژ خروجی را به VCO بدهیم که این کار با استفاده از یک تقسیم مقاومتی انجام شده است. از طرفی دیگر، در ابتدای راه-اندازی مبدل بوست ولتاژ خروجی صفر است و ممکن است VCO در این وضعیت نوسان نکند؛ به همین خاطر با استفاده از یک مقایسه کننده ولتاژ خروجی با ولتاژ ورودی مقایسه می‌شود و اگر ولتاژ خروجی کمتر از ولتاژ ورودی باشد خروجی مقایسه کننده

$$\frac{\omega_z - K_{VCO} K_{PD} K_{VC, delay} G_{d0}}{\omega_z} \times \frac{1}{\omega_0 Q} - \quad (58)$$

$$K_{VCO} K_{PD} K_{VC, delay} G_{d0} \times \frac{1}{\omega_0^2} > 0$$

بنابراین با توجه به رابطه ۵۸ برای پایدار بودن سیستم باید $\frac{\omega_0 \omega_z}{\omega_0 + Q \omega_z} > K_{VCO} K_{PD} K_{VC, delay} G_{d0}$ باشد. در نتیجه پایداری با ایجاد $K_{VCO} K_{PD} K_{VC, delay}$ خیلی کوچک‌تر از فرکانس‌های ω_0 و ω_z تابع تبدیل $H_{Boost}(s)$ تضمین می‌شود.

آشکار ساز فاز

برای کنترل سوئیچ‌های قدرت یک سیگنال PWM نیاز داریم. در این کار برای مقایسه بین سیگنال کنترلی و سیگنال مرجع اسیلاتور از یک آشکار ساز فاز استفاده شده است. آشکارساز فاز با یک لچ و تولید کننده پالس کنترلی طراحی شده است. مدار آشکار ساز فاز در شکل ۷ ب نشان داده شده است. آشکار ساز فاز^{۱۲} فاز خروجی را از فاز مرجع کم می‌کند و آن را با ضریب K_{PD} تقویت کرده و یک پالس مورد نیاز جهت روشن و خاموش شدن سوئیچ ایجاد می‌کند. همان‌طور که در شکل ۸ مشخص می‌باشد با بالا آمدن لبه سیگنال مرجع، خروجی آشکار ساز فاز تا زمانی که سیگنال کنترلی یک منطقی شود در وضعیت یک قرار می‌گیرد.

اسیلاتور کنترل شونده با ولتاژ

مدار اسیلاتور کنترل شونده با ولتاژ^{۱۳} در شکل ۹ نشان داده شده است. در این کار از یک اسیلاتور کنترل شونده حلقوی استفاده شده است. مدل‌های مختلفی از اینورتر که توسط آن می‌توان یک نوسان‌ساز حلقوی را طراحی کرد در مرجع [۲۴-۲۶] ذکر شده است. تغییر فرکانس اسیلاتورهای حلقوی معمولاً با تنظیم امپدانس بار و یا از طریق تنظیم جریان بایاس صورت می‌گیرد. در این مقاله از تغییر جریان بایاس برای تغییر فرکانس نوسان استفاده شده است. با تغییر ولتاژ کنترل (V_{cont}) جریان شارژ و دشارژ خروجی تغییر می‌کند. در این کار دو اسیلاتور حلقوی به کار رفته است که V_{cont} آنها ولتاژ مرجع و ولتاژ خروجی می‌باشند. فرکانس نوسان اسیلاتور مورد نظر بصورت زیر حساب می‌شود.

$$f_0 = \frac{1}{2Nt_d} \quad (59)$$

^{۱۲} Voltage control oscillator


^{۱۳} Phase Detector

فرکانس خروجی هر دو اسیلاتور کنترل شونده با ولتاژ یکسان است و تنها با اختلاف فازی که مسیر کنترل نسبت به مسیر مرجع متناسب با مقدار ولتاژ مرجع پیدا می‌کند، پالس مورد نظر برای سوئیچ‌های مدار قدرت مهیا می‌شود. همچنین شکل ۱۴ گین ولتاژ میدل بوست را در حالت ایده‌آل و واقعی به‌ی‌زای تغییرات سیکل کاری نشان می‌دهد. همان‌طور که مشخص است مقدار بهره در حالت واقعی بخاطر در نظر گرفتن المان‌های پارازیتی همیشه از حالت ایده‌آل کمتر است. بنابراین در حالت واقعی به‌ی‌زای هر سیکل کاری نمی‌توان گین مورد نظر را بدست آورد.


در مبدل ارائه شده در شکل ۱۰ الف از یک ترانزیستور M_k استفاده شده است تا ولتاژ خروجی سریع‌تر به حالت پایدار برسد. با استفاده از ترانزیستور M_k زمان نشست حدود ۱۳۰ میکرو ثانیه کاهش پیدا می‌کند. مدار نهایی ارائه شده با استفاده از ترانزیستور M_k در شکل ۱۰ ب نشان داده شده است. پاسخ گذرا ولتاژ خروجی به‌ی‌زای ولتاژهای مختلف با استفاده از ترانزیستور M_k در شکل ۱۱ ب نشان داده شده است. همان‌طور که از شکل ۱۸ کاملاً مشخص است نسبت به شکل ۱۱ الف که پاسخ گذرا حالت بدون ترانزیستور M_k می‌باشد، زمان نشست حدود ۷۲ درصد کاهش پیدا کرده است و ولتاژ خروجی سریع‌تر به مقدار نهایی خودش می‌رسد. همچنین با این کار ریبیل ولتاژ خروجی نسبت به حالت قبل حدود ۳۳/۳۳ درصد بهبود پیدا کرده است.

برای اطمینان بیشتر که با قطع و وصل شدن ولتاژ ورودی (V_{in}) مبدل بوست، مشکلی در عملکرد مدار نمی‌گذارد به‌جای منبع ولتاژ ورودی یک منبع پالس قرار داده شده است تا قطع و وصل شدن ورودی بر روی عملکرد مدار بررسی شود. نتیجه شبیه‌سازی در زمان‌های مختلف در شکل ۱۵ نشان داده شده است. پارامترهایی مانند تغییرات دما و تغییرات ولتاژ ورودی، کارایی مبدل را تحت تأثیر قرار می‌دهند. برای مثال با افزایش دما باعث زیاد شدن جریان نشتی، کاهش ترانسانی، جابجا شدن ولتاژ آستانه و کاهش سرعت سوئیچینگ ترانزیستور می‌شود. شکل ۱۶ الف ولتاژ خروجی در حالت پایدار برای $V_0=3.7$ با حفظ رابطه زمانی برحسب تغییرات ولتاژ ورودی نشان می‌دهد. همان‌طور که در شکل ۱۶ ب مشاهده می‌شود، با تغییر دما از ۰ تا ۸۰ درجه سانتی‌گراد با حفظ رابطه زمانی ولتاژ خروجی برای حالت پایدار ۳/۳ ولت بین ۳/۲۹ تا ۳/۱۵ تغییر می‌کند. لذا مبدل طراحی شده به‌ی‌زای تغییرات ولتاژ ورودی و دما پایداری خوبی دارد.

در جدول ۲ مقایسه کارایی مبدل DC-DC بوست با کارهای دیگران از نظر فرکانس سوئیچینگ، ریبیل ولتاژ خروجی و بازدهی گزارش داده شده است. همان‌طور که از جدول ۲ مشخص است




(الف)




(ب)

شکل ۱۰. نمای کلی از مدار پیشنهادی الف: بدون ترانزیستور M_k ب: با ترانزیستور M_k .


برابر $-V_{in}$ می‌باشد و مالتی‌پلکسر ولتاژ V_{in} را به V_0' انتقال می‌دهد. اگر ولتاژ خروجی بزرگتر از V_{in} باشد همان مقدار ولتاژ خروجی به V_0' فرستاده می‌شود. مدار ارائه شده با بکارگیری تکنیک سوئیچ زنی مبتنی بر زمان فرکانس کلیدزنی بالا است که فرکانس در بین ۴۸۵ کیلو هرتز تا ۱/۴۲ مگا هرتز تغییر می‌کند، این امر باعث کاهش ریبیل ولتاژ خروجی با مقادیر المان‌های کوچک شده است. حالت گذرا ولتاژ خروجی به‌ی‌زای ولتاژهای مختلف در شکل ۱۱ الف نشان داده شده است. مقدار سلف و خازن مبدل بوست در فرکانس سوئیچینگ ۱/۲ مگا هرتز به ترتیب $L=10\mu H$ و $C=220nF$ می‌باشد که شکل موج‌های ولتاژ خروجی و جریان سلف در فرکانس سوئیچینگ ۱/۲ مگا هرتز در شکل ۱۲ نشان داده شده است. همان‌طور که از شکل ۱۲ مشخص است ریبیل ولتاژ خروجی در حالت پایدار ۱۵ میلی‌ولت است. با بکارگیری تکنیک تولید پالس براساس زمان سرعت سوئیچینگ مدار قدرت افزایش یافته؛ در نتیجه ولتاژ خروجی دارای ریبیل کمتری است این کار با پیاده‌سازی کنترلرهای آنالوگ دشوار است. شکل ۱۳ حالت پایدار پالس خروجی آشکارساز را نشان می‌دهد. همان‌طور که مشاهده می‌شود




شکل ۱۳. شکل موج‌های خروجی آشکارساز و VCOها.



شکل ۱۴. مقایسه بهره ولتاژ مبدل بوست در دو حالت ایده‌آل و واقعی.




شکل ۱۵. راه‌اندازی مبدل بوست در زمان‌های مختلف.




(الف)

بازدهی ۸۷/۰۷٪ برای تبدیل ولتاژ ۱/۸ ولت به ۲/۸ تا ۳/۴ ولت بدست آمده است.




(الف)



(ب)

شکل ۱۱. پاسخ گذرا ولتاژ خروجی به ایزای ولتاژهای مختلف الف بدون ترانزیستور M_k . (ب) با ترانزیستور M_k .




شکل ۱۲. شکل موج‌های ولتاژ خروجی و جریان سلف در حالت پایدار برای $V_o=3.3V$ بدون ترانزیستور M_k .

سوئیچینگ بین ۴۸۵ کیلو هرتز تا ۱/۴۲ مگا هرتز، ولتاژ ۲/۸ تا ۳/۴ ولت تولید می‌شود. همچنین در مدار طراحی شده بازدهی ۸۷/۰٪ برای ولتاژ ۳/۳ ولت حاصل می‌گردد.

مراجع

- [1] Ju. Jiang, Wi-Hu. Ki, and Ya. Lu, "Digital 2-/3-Phase Switched-Capacitor Converter With Ripple Reduction and Efficiency Improvement," IEEE Journal of Solid-State Circuits, vol. PP, no. 99, pp. 1–13, 2017.
- [2] Ku-I. Wu; B-Ts. Hwang, and Ch. Ch-Pi Chen, "Synchronous Double-Pumping Technique for Integrated Current-Mode PWM DC-DC Converters Demand on Fast-Transient Response," IEEE Transactions on Power Electronics, vol. 32, no. 1, pp. 849–865, 2017.
- [3] Y. Lu, J. Jiang, and Wi.-H. Ki, "A Multiphase Switched-Capacitor DC-DC Converter Ring With Fast Transient Response and Small Ripple," IEEE Journal of Solid-State Circuits, vol. 52, no. 2, pp. 579–591, 2017.
- [4] S. Dam and P. Mandal, "An Integrated DC-DC Boost Converter Having low Output Ripple Suitable for Analog Applications," IEEE Transactions on Power Electronics, vol. PP, no. 99, pp. 1-1, 2017.
- [5] Y-Ch. Lin, Y-K. Luo, Ke-H. Chen, and W-Ch Hsu, "Liquid Crystal Display Supplied by Highly Integrated Dual-Side Dual-Output Switched Capacitor DC-DC Converter With Only Two Flying Capacitors," IEEE Transactions on circuits and Systems-I, vol. 59, no. 2, pp. 439-446, 2012.
- [6] B. Zhao, Q. Song, W. Liu, G. Liu, and Y. Zhao, "Universal High-Frequency-Link Characterization and Practical Fundamental-Optimal Strategy for Dual-Active-Bridge DC-DC Converter Under PWM Plus Phase-Shift Control," IEEE Transactions on Power Electronics, vol. 30, no. 12, pp. 6488 - 6494, 2015.
- [7] S. Mehrjoo, M. Taherzadeh-Sani, and F. Nabki, "A 27 mV output ripple 92% efficiency buck converter using a multi-bit delta-sigma modulator controller and segmented output switch in 180 nm CMOS," IEEE International Conference on Electronics, Circuits and Systems, pp. 129 – 132, February 2016.
- [8] W. Kim, D. Brooks, and G.-Y. Wei, "A Fully-Integrated 3-Level DC-DC Converter for



شکل ۱۶. ولتاژ خروجی با حفظ رابطه زمانی برای حالت پایدار $V_o=3.3V$ بر حسب تغییرات الف) ولتاژ ورودی ب) تغییرات دما.

جدول ۲. مقایسه مبدل بوست طراحی شده با کارهای دیگران.

این کار	[4]	[11]	[12]	[15]	مراجع
پروسه	0.18- μ m CMOS	0.35- μ m BiCMOS	0.35- μ m CMOS	0.35- μ m CMOS	
توپولوژی	بوست	بوست	بوست	باک	
فرکانس سوئیچینگ (MHz)	1.42-0.485	0.1-0.01	0.667	0.5	
ولتاژ ورودی (V)	1.8	3	0.9-1.2	1.8-2.4	
ولتاژ خروجی (V)	3.2	4.8-8	2.5	1.5	
ریپل ولتاژ خروجی (mV)	15	NA	NA	40	
بازدهی (%)	87.07	75.9	84	87	84

نتیجه گیری

در این مقاله، یک مبدل بوست با کنترل کننده مبتنی بر زمان با سرعت سوئیچینگ بالا طراحی شده است. مدار کنترل طراحی شده، ترکیبی از مزیت‌های کنترل کننده آنالوگ و دیجیتال می‌باشد. بجای استفاده از ADC با رزولوشن بالا و مدولاتور پهن باند در کنترل کننده دیجیتال، در کنترل کننده ارائه شده از مدارات ساده VCO و آشکار ساز بکار رفته است. بنابراین می‌توان مبدل بوست با توان مصرفی پایین و سرعت سوئیچینگ بالا طراحی کرد. در این مقاله برای طراحی دقیق تأثیر تلفات المان‌ها به‌طور کامل تحلیل قرار گرفته است و با در نظر گرفتن اثر تلفات المان‌های مدار مبدل بوست با بازدهی بالا طراحی شده است. همچنین شرایط پایداری مدار کنترل ارائه شده بررسی قرار گرفته است. نتایج شبیه‌سازی مبدل بوست پیشنهادی در تکنولوژی ۱۸۰/۰ میکرو متر نشان دادند که با تغییر فرکانس

- [17] T. Messo, J. Jokipii, and T. Suntio, "Steady-State and Dynamic Properties of Boost-Power-Stage Converter in Photovoltaic Applications," 3rd IEEE International Symposium on Power Electronics for Distributed Generation Systems, pp. 34-40, 2012.
- [18] Y. K. Koutso, and Y. Papananos, "Systematic analysis and modeling of integrated inductors and transformers in RF IC design," IEEE Transactions on Circuits and Systems-II: Analog and Digital Signal Processing, vol. 47, no. 8, pp. 699-713, 2000.
- [19] Travis Eichhorn, "Boost Converter Efficiency through Accurate Calculations," Power Electronics Technology, pp. 30-35, 2008.
- [20] H. Fan, X. Han, S. B. Kobenge, Q. Wei, and H. Yang, "Design considerations for low power time-mode SAR ADC," International Journal of Circuit Theory and applications, vol. 42, pp. 707-730, 2014.
- [21] Y-Sh Choi, "A Negative Feedback Looped Voltage-Controlled Ring Oscillator with Frequency Voltage Converter," IEEE Transaction on Microwave Theory and Techniques, vol. 61, no. 9, pp. 3271 - 3276, 2013.
- [22] I. Batarseh, "power electronic circuits," Wiley, 2004.
- [23] B. M. Hasaneen and A. A. E. Mohammed, "Design and simulation of DC/DC boost converter," *Power System Conference IEEE*, pp. 335-340, 2008.
- [24] G. Jovanovic, M. Stojcev, and Z. Stamenkovic, "A CMOS Voltage Controlled Ring Oscillator with Improved Frequency Stability," Scientific Publications of the state university of NoviPazar, vol. 2, no.1, PP. 1-9, 2010.
- [25] R. Choi, Ji. J. Kan, Se. H. Kang, and Er. E. Fullerton, "Demonstration of a Highly Tunable Hybrid nMOS-Magnetic-Tunnel-Junction Ring Oscillator," IEEE Transactions on Electron Devices, vol. 63, no. 4, pp. 1768-1773, 2016.
- [26] G. Jovanovic, and M. Stojcev, "Current Starved Delay Element with Symmetric Load," International journal of electronics, vol. 93, no. 3, pp. 167-175, 2006.
- Nanosecond-Scale DVFS," IEEE J. Solid-State Circuits, vol. 47, no. 1, pp. 206-219, 2012.
- [9] J-S. Chang, H-S. Oh, Y-H. Jun, and B.-S. Kong, "Fast Output Voltage Regulated PWM Buck Converter with an Adaptive Ramp Amplitude Control," IEEE Trans. Circuits Syst. II Express Briefs, vol. 60, no. 10, pp.712-716, 2013.
- [10] Feng Luo, and Dongsheng Ma, "An Integrated Switching DC-DC Converter with Dual-Mode Pulse-Train/PWM Control," IEEE Transactions on Circuits and systems-II: Express Briefs, vol. 56, no. 2, pp. 152-156, 2009.
- [11] Ch-S Lee, Y-J Oh, K-Ye Na, Ye-Se Kim, and Na-S Kim "Integrated BiCMOS Control Circuits for High-Performance DC-DC Boost Converter," IEEE Transactions on Power Electronics, vol. 28, no. 5, pp. 2596-2603, 2013.
- [12] T. Y. Man, P. K. T. Mok, and M. J. Chan, "A 0.9-V Input Discontinuous-Conduction-Mode Boost Converter with CMOS-Control Rectifier," IEEE J. Solid-State Circuits, vol. 43, no. 9, pp. 2036-2046, 2008.
- [13] H. Ahmad and B. Bakkaloglu, "A 300 mA 14 mV-Ripple Digitally Controlled Buck Converter Using Frequency Domain ADC and Hybrid PWM Generator," IEEE ISSCC Dig. Tech. Papers, pp.202-203, 2010.
- [14] E. Soenen, A. Roth, J. Shi, M. Kinyua, J. Gaither, and E. Ortynska, "A Robust Digital DC-DC Converter with Rail-to-Rail Output Range in 40 nm CMOS," IEEE ISSCC Dig. Tech. Papers, pp. 198-199, 2010.
- [15] H. Lee and S. R. Ryu, "An Efficiency-Enhanced DCM Buck Regulator with Improved Switching Timing of Power Transistors," IEEE Trans. Circuits Syst. II Exp. Briefs, vol. 57, no. 3, pp. 238-242, 2010.
- [16] S-Yu. Kim, Y-J. Park, I. Ali, T. Th. K. Nga, H-Ch. Ryu, Z. H. N. Khan, Se-M. Park, Yo. Pu, M. Lee, K. Ch. Hwang, Y. Yang, and K-Y. Lee, "A Design of a High Efficiency DC-DC Buck Converter With Two-Step Digital PWM and Low Power Self Tracking Zero Current Detector for IoT Applications," IEEE Transactions on Power Electronics, pp. 1-1, 2017.