

ارائه معماری تلفیقی لایه‌های ۳ و ۴ شبکه بر روی هسته کنترل کننده اترنت و پیاده‌سازی آن بر روی FPGA

امین نادری^{۱*}، یوسف درمانی^۲، علی ناصری^۳

^۱ کارشناسی الکترونیک دانشگاه صنعتی خواجه‌نصیرالدین طوسی، amin.naderi@kntu.ac.ir

^۲ استادیار دانشکده برق و کامپیوتر، دانشگاه خواجه‌نصیرالدین طوسی

^۳ دانشیار دانشکده برق، دانشگاه جامع امام حسین^(ع)

چکیده

در خیلی از کاربردها از جمله اینترنت اشیا و همچنین بخش‌های مختلف شبکه‌های فرماندهی و کنترل ضرورت دارد که اطلاعات در بستر شبکه منتقل گردد. در کاربردهایی که FPGA نقش پرآزنده دارد، به دلیل محدودیت‌های هزینه و حجم لازم است تا لایه‌های شبکه نیز بر روی FPGA پیاده شوند. همچنین چون تمامی لایه‌ها درون FPGA پیاده می‌شوند امکان رمزگذاری و ... در لایه‌های مختلف شبکه وجود خواهد داشت. هدف از این مقاله طراحی یک گره در شبکه بر اساس استاندارد IEEE802.3 است به صورتی که قابلیت پیاده‌سازی بر روی FPGA داشته باشد. در این طراحی، معماری تلفیقی از سه لایه پیوند داده، شبکه و انتقال مدنظر است. به منظور افزایش سرعت و کاهش حجم مورد استفاده از LUT، طراحی به صورت خط لوله انجام گرفته است. پروتکل‌های انتخابی در طراحی انجام شده، پروتکل IEEE802.3 برای لایه پیوند داده، پروتکل IPv4 برای لایه شبکه و پروتکل UDP برای لایه انتقال می‌باشد. معماری مذکور بر روی تراشه XC6slx9-2 پیاده‌سازی گردید. طبق نتایج به عمل آمده در عمل و سنتز نرم‌افزار حدود ۲۵ درصد از حجم سلول‌های منطقی FPGA مصرف شده و سرعت کلاک برنامه ۱۴۰ مگاهرتز به دست آمده است. نرخ ارسال و دریافت سیستم در حالت پایدار برای اترنت ۱۰۰، حدود ۸۰ مگابیت بر ثانیه و برای اترنت ۱۰ برابر ۱۰ مگابیت بر ثانیه به دست آمده است.

کلیدواژه


شبکه، تراشه‌های برنامه پذیر، اترنت، اینترنت، FPGA، Ethernet IEEE802

مقدمه

داشته است به صورتی که امروزه در کنار فضای سایبری، فضای ترکیبی فیزیکی - سایبری (CPS) را پدید آورده است. از جمله فناوری‌های CPS می‌توان به اینترنت اشیا (IOT) و همچنین بازی‌های حرکتی-مجازی اشاره نمود. یکی از دغدغه‌های


توسعه روزافزون زیرساخت‌های ارتباطی و اطلاعاتی بهره‌گیری از قابلیت‌های آن‌ها در کلیه ابعاد زندگی فردی و اجتماعی به دنبال

در ابتدا به بررسی لایه انتقال می پردازیم. این لایه مسئول تعیین شماره پورت بسته های لایه کاربرد را دارا می باشد. مهم ترین پروتکل های این لایه، UDP و TCP می باشند. پروتکل مبتنی بر برقراری مدار (connection oriented) و پروتکل مبتنی بر دیتا گرام (connection less) است. در شکل ۱ سرآیند های پروتکل UDP نشان داده شده است. UDP برخلاف پروتکل TCP، هیچ کنترل جریان، کنترل ازدحام و ارد مجددی انجام نمی دهد. همان طور که در شکل ۱ نشان داده شده است سرآیند پروتکل UDP، ۸ بایت است که پس از آن داده لایه کاربرد قرار می گیرند.



شکل ۱. سرآیند پروتکل دیتاگرام کاربر [1]

پس از لایه انتقال، لایه شبکه قرار دارد. مهم ترین وظیفه شبکه اختصاص آدرس آی پی و مسیریابی بسته ها در شبکه می باشد. روترها در شبکه مطابق سیاست حاکم بر این لایه اقدام به انتخاب پورت های خروجی خود و انتقال بسته ها می نمایند. آدرس دهی در این لایه دارای دو نسخه IPv4 و IPv6 است. شکل ۲ سرآیند لایه مذکور در نسخه IPv4 نشان داده شده است. همان طور که در شکل نشان داده شده سرآیند لایه شبکه، بد استفاده از گزینه های اضافی، ۲۰ بایت است.



شکل ۲. سرآیند پروتکل آی پی نسل ۴ [۱]

سرانجام پس از این لایه نیز لایه پیوند داده وجود دارد که وظیفه فریم بندی و انتقال بسته روی لایه فیزیکی را برعهده دارد. مهم ترین پروتکل های این لایه می توان به پروتکل اترنت، IEEE802.3 اشاره نمود که برای ارسال داده بر روی مدار سیمی استفاده می گردد [۳]. شکل ۳ سرآیند این پروتکل را نشان می دهد. در این پروتکل، علاوه بر استفاده از سرآیند، از پیوند نیز استفاده می گردد.

محققین بهره گیری از قابلیت ها و سرویس های شبکه در تجهیزات عمومی و تخصصی مورد استفاده آحاد مردم است. در این راستا می بایست متناسب با پیشرفت شبکه، این تجهیزات قابلیت اتصال به شبکه و تعامل با آن را داشته باشند، به صورتی که این تجهیزات با هزینه کم، راندمان بالا، قابلیت اطمینان بالا و پایداری مناسب به شبکه متصل و با بخش های مختلف آن تبادل داده داشته باشند. برای تعامل این تجهیزات در هر سطحی اعم از تجهیزات خانگی یا تجهیزات خاص دفاعی، تجهیزات مرتبط با صنایع مختلف و غیره ضرورت دارد پروتکل استک TCP/IP بر روی برد پردازش با راندمان بالا و حجم کم پیاده سازی گردد. پیاده سازی تمامی لایه ها در FPGA باعث عدم نیاز به مینی کامپیوترها و ... در کاربردهای شبکه می شود. استفاده از تراشه هایی که تمام لایه های شبکه را داخل خود پیاده کرده اند نیز یک راه دیگر می باشد ولی تراشه های موجود توانایی استفاده از حداکثر پهنای باند را ندارند و در کاربردهای با سرعت بالا دچار اختلال خواهند شد. همچنین به دلیل آن که تمامی لایه ها توسط کاربر قابل کنترل خواهند بود توانایی رمزگذاری، تغییر و یا ذخیره داده در هر کدام از لایه ها به صورت جدا وجود خواهد داشت. اکنون به بررسی مقاله های مرتبط با کاربرد مدنظر می پردازیم.

در مرجع [۴] یک هسته UDP/IP طراحی شده است که تنها برای ارتباط مستقیم بین FPGA و کامپیوتر مورد استفاده قرار می گیرد. البته در این طراحی در لایه پیوند داده از هسته آماده اترنت ۱۰/۱۰۰/۱۰۰۰ استفاده شده است.

در مرجع [۵] یک هسته UDP/IP به همراه یک هسته کنترل کننده اترنت ۱۰/۱۰۰ پیاده شده است. هسته UDP/IP پیاده شده دارای سه سطح انعطاف پذیری کم، متوسط و زیاد می باشد؛ که سطح با انعطاف پذیری کم تنها برای ارتباط مستقیم بین FPGA و کامپیوتر کاربرد دارد، همچنین سطح با انعطاف پذیری زیاد از پروتکل هایی نظیر RARP و "TCP Channel" استفاده می کند که در این مقاله مدنظر نیستند. سطح متوسط این هسته شباهت زیادی به هسته طراحی شده در این مقاله دارد و در بخش ارزیابی، این دو هسته باهم مقایسه خواهند شد.

در ادامه، به بررسی ادبیات موضوع مقاله و همچنین معماری پیشنهادی، پیاده سازی و ارزیابی عملکرد سیستم پرداخته می شود و نتایج کار در بخش نتیجه گیری اعلام خواهد شد.

ادبیات موضوع

در این بخش به بررسی لایه شبکه مورد استفاده در معماری مدنظر مقاله و همچنین بررسی FPGA موردنظر پرداخته می شود.

لایه ها و پروتکل های شبکه

تراشهای به نام PHY انجام می‌شود. تراشه PHY مد نظر این مقاله تراشه DP838PW محصول شرکت Texas-Instrument انتخاب گردید. برای ارتباط لایه ۲ با لایه فیزیکی پروتکل‌های مختلفی وجود دارد که در این پروژه از پروتکل MII برای برقراری این ارتباط استفاده شده است. پس از آن این سیگنال‌ها توسط یک ترانس به سطح ولتاژ استاندارد تبدیل شده و توسط پورت RJ45 به شبکه متصل می‌گردد. بنابراین کاربر می‌تواند وابسته به کاربرد، لایه ۵ را در FPGA پیاده کرده و در شبکه به تبادل داده بپردازد.

شکل ۵ معماری پیشنهادی برای پیاده‌سازی لایه‌های شبکه را داخل FPGA نشان می‌دهد.

همان‌طور که در شکل ۵ دیده می‌شود معماری دارای دو ماژول فرستنده و گیرنده می‌باشد که قادرند کاملاً جدا از هم و یا وابسته به یکدیگر کار کنند. هنگام وصل کردن پورت RJ45 ابتدا باید خط آنالیز شود تا بتوان سرعت مناسب برای ارسال (۱۰ یا ۱۰۰ مگابیت بر ثانیه)، نیمه دو طرفه یا تمام دو طرفه بودن خط و ... را وابسته به گره ای که در طرف دیگر خط است به دست آورد که این کار توسط PHY انجام می‌شود. واحد کنترل این اطلاعات را از PHY استخراج کرده و خودش را با نوع خط تطبیق می‌دهد. لایه ۵ هنگامی که می‌خواهد داده‌ای را ارسال کند باید آدرس IP مبدأ و مقصد، شماره پورت مبدأ و مقصد و تعداد بایت داده را نیز همراه داده ارسال کند؛ که این اطلاعات برای تکمیل سرآیند لایه ۴ مورد استفاده قرار خواهد گرفت. داده‌های ارسالی در بافر حلقوی ورودی ذخیره می‌شوند تا لایه ۴ بتواند این داده‌ها را استخراج کرده و شروع به ارسال آن کند. شکل ۶ نمونه‌ای از یک بسته دریافتی از لایه کاربرد با ۲۰۰ بایت داده را نشان می‌دهد.



شکل ۶ بسته ارسالی از لایه کاربرد با ۲۰۰ بایت داده همان‌طور که در شکل ۶ مشاهده می‌شود لایه کاربرد ابتدا شماره پورت مبدأ و مقصد، طول داده و آدرس IP ها را می‌فرستد و در ادامه داده را ارسال می‌نماید.

Preamble	S o f	Destination address	Source address	Length	Data	Pad	Check-sum
----------	-------------	---------------------	----------------	--------	------	-----	-----------

شکل ۳. سرآیند و پی‌آیند پروتکل IEEE802.3 [۱]

آرایه گیت‌های قابل برنامه ریزی

آرایه گیت‌های قابل برنامه ریزی یا به اختصار FPGA ها، آی سی هایی هستند که می‌توانند مدارات دیجیتال را پیاده سازی کنند [۸]. این ویژگی FPGA ها را به انتخاب خوبی برای کاربردهای مبتنی بر پردازش موازی، مصرف توان پایین و سرعت بالا تبدیل کرده است [۱۰]. دو کمپانی معروف تولید کننده FPGA در ایران کمپانی Xilinx و Altera می‌باشند که Xilinx در ایران از محبوبیت بیشتری برخوردار است. FPGA انتخاب شده در این مقاله Xc6slx9-2TQG144C از سری اسپارتران شرکت Xilinx می‌باشد.

ویژگی‌های مهم این قطعه عبارتند از:

۱. دارای ۹۱۵۲ سلول منطقی
۲. دارای ۹۰ کیلوبایت حافظه رم توزیع شده
۳. دارای ۱۸×۳۲ کیلوبایت حافظه رم متمرکز
۴. پشتیبانی از هسته حافظه رم دوطرفه


معماری پیشنهادی

بلوک دیاگرام کلی برای تبادل اطلاعات بر روی شبکه با استفاده از FPGA به صورت شکل ۴ است.



شکل ۴. بلوک دیاگرام کلی برای تبادل اطلاعات در بستر شبکه با FPGA

همان‌طور که در شکل ۴ مشاهده می‌شود، لایه‌های ۲، ۳ و ۴ در داخل FPGA به صورت دیجیتال پیاده می‌شوند. در لایه فیزیکی چون تمامی سیگنال‌ها به صورت آنالوگ منتقل می‌شوند، باید قطعه‌ای استفاده شود که بتواند سیگنال‌های دیجیتال لایه ۲ را به سیگنال‌های آنالوگ لایه فیزیکی تبدیل کند که این کار توسط



و ارسال بسته شروع می شود ولی در صورتی که آدرس MAC متناظر با IP پیدا نشود، یک پیغام ARP Request برای به دست آوردن آدرس MAC مورد نظر ارسال می شود. این کار به تعداد قابل تنظیم و با بازه های زمانی قابل تنظیم از چند میلی ثانیه تا چند صد میلی ثانیه تکرار می شود. در صورت اینکه پیغام ARP Response در سمت گیرنده دریافت شود، ARP Table آپدیت می شود و فرستنده بسته را ارسال می کند ولی اگر این پیغام دریافت نشود فرستنده بسته را Drop می کند.

طراحی به صورت خط لوله انجام گرفته است به این صورت که هر لایه دارای یک پرچم Busy می باشد که نشان می دهد که آیا لایه مورد نظر در حال پردازش اطلاعات می باشد. به عنوان مثال هنگامی که داده لایه Network آماده تحویل به حافظه میانی باشد، این لایه ابتدا بررسی می کند که آیا لایه Data Link مشغول است یا خیر. در صورتی که لایه بعدی مشغول باشد یعنی اینکه هنوز پردازش بسته قبلی انجام نشده است، پس بنابراین لایه Network صبر می کند تا پرچم Busy لایه Data Link غیرفعال شود و سپس داده را به منظور تحویل به لایه پایین تر در حافظه میانی قرار می دهد.

در طول تبادل بسته در ارتباط نیمه دو طرفه، لایه پیوند داده همیشه چک می کند که تبادل بسته با تداخل روبه رو نشود. در صورت مشاهده تداخل اگر بسته در حال دریافت باشد، بسته دریافتی Drop می شود اگر در حال ارسال باشد، ارسال بسته متوقف می گردد. لازم به ذکر است امروزه تقریباً تمامی دستگاهها از ارتباط تمام دو طرفه استفاده می کنند و ارتباط نیمه دو طرفه به دلیل راندمان پایین تقریباً کاربرد خود را از دست داده است. طراحی هر لایه به صورت جدا، این امکان را به طراح می دهد که در هر لایه بتواند به راحتی هر تغییراتی را که بخواهد اعمال کند. عرض باس انتقال داده بین لایه ها به صورت ۸ بیتی پیاده شده است.

پیاده سازی و ارزیابی

طراحی معماری پیشنهادی بخش قبل با نرم افزار ISE 14.7، محصول شرکت Xilinx انجام شد. جدول ۱ نتایج گزارش سنتز کد روی تراشه Xc6slx9-2tqg144c را نشان می دهد.

جدول ۱. نتایج سنتز روی تراشه Spartan 6

حجم استفاده شده از Slice	۲۵٪
حجم استفاده شده از Register	۷٪
ماکزیمم فرکانس کار	۱۴۰ MHz
تعداد حافظه های استفاده شده	۵

لایه ۴ پس از دریافت این بسته و با استفاده از آن سرآیند مربوط به خود را شامل شماره پورت مبدأ و مقصد، طول بسته به همراه سرآیند و کد تشخیص خطا را به بسته اضافه تکمیل کرده و بسته را تحویل لایه پایین تر می دهد. به این صورت که داده را در حافظه واسط بین خود و لایه پایین تر می ریزد تا لایه پایینی بتواند بسته را خوانده و سرآیند مربوط به خود را اضافه کند. پس از اینکه بسته به سلامت به لایه پایین تر تحویل داده شد، لایه ۴ شروع به پردازش بسته جدید می کند. این پروسه برای بقیه لایه ها نیز برقرار است. یعنی هر لایه پس از دریافت بسته سرآیند خود را محاسبه می کند و آن را تحویل لایه پایینی می دهد و سرانجام پس از آماده شدن بسته در لایه پیوند داده، بسته در ارتباط تمام دو طرفه سریعاً ارسال می شود ولی در ارتباط نیمه دو طرفه در صورتی که بسته ای در حال دریافت باشد، لایه پیوند داده ابتدا مطمئن می شود که دریافت بسته به اتمام رسیده باشد و سپس شروع به ارسال بسته می کند. حافظه های انتخابی برای معماری پیشنهادی، تماماً از جنس Dual Port RAM می باشند تا لایه های بالا و پایین آن ها بتوانند به راحتی به آن ها دسترسی داشته باشند. حافظه های زرد رنگ از جنس بافر حلقوی می باشند و حجم آن ها وابسته به نوع FPGA انتخابی می تواند در حد چندین بسته اطلاعات انتخاب شود. در حالی که لایه های نارنجی از جنس حافظه معمولی می باشند و حجم آن ها تنها به اندازه بیشترین حجم یک بسته (۱۵۰۰ بایت به همراه سرآیند هر لایه) هست. استفاده از بافر حلقوی به منظور پوشش اختلاف سرعت بین لایه فیزیکی و لایه ۲ در سمت دریافت کننده و هم چنین بین لایه کاربرد و لایه ۴ در هر دو سمت بکار رفته است. لازم به ذکر است که حافظه های میانی نیز می توانند از جنس بافر حلقوی باشند ولی به دلیل سرعت بالای سیستم این کار تغییر چندانی در کارکرد ایجاد نخواهد کرد.

در حالت دریافت نیز نظیر حالت ارسال تمام این مراحل به صورت وارونه انجام خواهد شد. به این صورت که هر لایه سرآیند مربوط به خود بررسی می کند و در صورت درست بودن سرآیند، آن را به لایه بالاتر تحویل می دهد تا نهایتاً بسته به لایه کاربرد تحویل داده شود. از مهم ترین ویژگی های این معماری می توان به موارد زیر اشاره کرد:

لایه پیوند داده دارای یک ARP Table^۳ می باشد که آدرس های IP به همراه آدرس های MAC متناظر آن ها در آن ذخیره می شود. هنگامی که بسته ای تحویل این لایه داده می شود ابتدا آدرس IP بسته استخراج می شود، سپس این لایه به دنبال آدرس MAC بسته مورد نظر در ARP Table می گردد، در صورتی که آدرس MAC پیدا شد جایگاه مخصوص آن در سرآیند پر می شود

⁵ Collision

³ Address Resolution Protocol Table
4 Flag

No.	Time	Source	Destination	Protocol	Length	Info
1	0.000000	Xircom_7b:ea:80	Broadcast	ARP	60	Who has 192.168.0.4? Tell 192.168.0.1
2	0.000034	QuantaCo_a9:a1:9f	Xircom_7b:ea:80	ARP	42	192.168.0.4 is at 04:7d:7b:a9:a1:9f
3	0.335485	192.168.0.1	192.168.0.4	QUIC	73	Payload (Encrypted), CID: 18446744073709551615, Seq: 35482021872416
4	2.237768	192.168.0.4	192.168.0.255	NBNS	92	Name query NB ISATAP<00>
5	2.238091	fe80::1d1:65bf:245d... ff02::1:3		LLMNR	86	Standard query 0x97bd A isatap

شکل ۹. نمایش بسته‌های ارسالی از FPGA به لپ‌تاپ توسط نرم‌افزار Wireshark

ارسال می‌کند و پس از دریافت پیام ARP Response از سوی لپ‌تاپ ارسال داده شروع می‌شود.


همان‌طور که در مقدمه بیان شد، طراحی پیشنهادی شباهت زیادی به معماری مرجع [۵] با انعطاف‌پذیری متوسط دارد. به‌منظور مقایسه عملکرد معماری پیشنهادی با نتایج مقاله مرجع [۵]، نتایج سنتز برنامه بر روی تراشه Xc3s200-4tqg به همراه ویژگی‌های هر معماری در جدول ۲ آمده است. همچنین به‌منظور ارزیابی جامع‌تر، نتایج با مقاله مرجع [۴] نیز مقایسه گشته است. لازم به ذکر است که در [۴] لایه پیوند داده به‌صورت هسته آماده پیاده‌سازی شده است و در نتایج جدول ۲ این امر لحاظ نشده است.

همان‌طور که در جدول ۲ مشاهده می‌شود حجم معماری تقریباً دو برابر حجم هسته [۵] دارد درحالی‌که سرعت سیستم تقریباً ۲/۳ برابر شده است. حجم جدول ARP هر چه بیشتر باشد، سیستم آدرس مک IP های بیشتری را ذخیره خواهد کرد. حجم این جدول در هسته [۵] برابر ۴ می‌باشد درحالی‌که در معماری پیشنهادی این مقدار برابر ۸ تعبیه شده است و به‌راحتی قابل افزایش یا کاهش است. در کاربردهایی که تعداد زیادی گره باهم در ارتباط هستند می‌توان حجم این جدول را افزایش داد و درحالی‌که تعداد گره‌ها کم می‌باشند، می‌توان این جدول را کوچک‌تر کرد. [۵] از پروتکل ICMP نیز در لایه شبکه خود استفاده می‌کند. درحالی‌که این پروتکل در معماری پیشنهادی تعبیه نشده است در عوض مشاهده می‌شود که بیشترین طول بسته‌ای که [۵] می‌تواند ارسال یا دریافت کند برابر ۲۵۶ بایت است و همچنین این هسته تنها از حالت تمام دوطرفه پشتیبانی می‌کند درحالی‌که طراحی پیشنهادی محدودیتی روی طول بسته ارسالی و دریافتی ندارد و همچنین از حالت نیمه دوطرفه نیز پشتیبانی می‌کند.

برای مقایسه هسته طراحی شده با [۴] باید گفت که هسته طراحی شده فقط در لایه شبکه کار می‌کند و برای پیاده‌سازی لایه پیوند داده از هسته آماده استفاده شده است. بنابراین اگر ملاحظه می‌شود که حجم هسته فلاش خیلی کمتر از هسته طراحی شده می‌باشد به این دلیل است که لایه پیوند داده در نظر گرفته نشده است.

همان‌طور که در جدول ۱ آمده است معماری طراحی شده حدود ۲۵ درصد از حجم FPGA را اشغال کرده است. بقیه حجم FPGA می‌تواند برای کاربردهای دیگر نظیر طراحی لایه کاربرد و ... مورد استفاده قرار بگیرد. برای ارزیابی عملکرد شرایط تست عملی به این صورت تعیین شد که برد FPGA به همراه یک مودم آزمایشگاهی ITS1000 و یک کامپیوتر به سویچ شبکه متصل شده و به تبادل داده می‌پردازند. بسته‌های ارسالی از FPGA توسط مودم آزمایشگاهی یا توسط نرم‌افزار Wireshark در کامپیوتر قابل مشاهده‌اند. شکل ۷ تجهیزات تست و شکل ۸ نمایی از برد طراحی شده را نشان می‌دهد.

نتایج ارزیابی معماری پیشنهادی بر روی تراشه فوق‌الذکر، نشان می‌دهد که حداکثر نرخ تبادل داده در سیستم (در حالت پایدار) در اترنت ۱۰۰ برابر ۸۰ مگابیت بر ثانیه و در اترنت ۱۰ برابر ۱۰ مگابیت بر ثانیه است.



شکل ۷. شرایط تست عملی



شکل ۸. نمایی از برد طراحی شده

برای ارسال بسته از آدرس ۱۹۲،۱۶۸،۰،۱ (آدرس IP برد که به صورت دستی تنظیم شده است) به آدرس IP لپ‌تاپ که به صورت دستی روی ۱۹۲،۱۶۸،۰،۴ تنظیم شده است همان‌طور که در شکل ۹ مشاهده می‌شود ابتدا یک پیام ARP Request

نتیجه گیری

مذکور در مقایسه با نتایج مقاله [۵] حاکی از آن است که معماری پیشنهادی با حجم مصرفی دو برابر، سرعت دو برابر را به دست آورده است. درحالی که در طول بسته‌های دریافتی و جدول ARP از انعطاف‌پذیری بیش‌تری برخوردار است. همچنین با تست عملی معماری بر روی تراشه Xc6slx9-2tqg144c ماکزیمم سرعت پایدار برای تبادل داده برای اترنت ۱۰۰ برابر ۸۰ مگابیت

در این مقاله معماری مبتنی بر عملکرد پایپ لاین لایه‌های شبکه برای پیاده‌سازی روی FPGA ارائه شد و سپس با نرم‌افزار ISE14.7 طراحی و سنتز شد نتایج بررسی عملکرد معماری

جدول ۲. مقایسه و ارزیابی هسته طراحی شده با نتایج [۴] و [۵]

توضیحات	معماری پیشنهادی	معماری [۴]	معماری [۵]
هرچه حجم Slice استفاده شده کمتر باشد بهتر است.	۲۰۷۶	۵۸۲	۱۰۲۲
هرچه تعداد حافظه استفاده شده کمتر باشد بهتر است.	۵	۰	۳
هرچه فرکانس کاری هسته بیشتر باشد بهتر است.	۱۴۰MHz	۱۲۸MHz	۶۰MHz
یک هسته کامل باید بتواند هر دو مد Full و Half را پشتیبانی کند.	Full\Half	Full\Half پیاده‌سازی سخت‌افزاری	Full
بیشترین طول بسته داده ۱۵۱۸ می‌باشد که هرچه طول بسته مورد پشتیبانی بیشتر باشد بهتر است.	۱۵۱۸	۱۵۱۸	۲۵۶
یک هسته کامل باید بتواند هر دو سرعت ۱۰ و ۱۰۰ را پشتیبانی کند.	۱۰/۱۰۰	۱۰/۱۰۰ پیاده‌سازی سخت‌افزاری	۱۰/۱۰۰
هرچه حجم این حافظه بیشتر باشد تعداد پیام‌های ARP فرستاده شده برای ارتباط با سایر گره‌های شبکه کمتر می‌باشد.	۸ گره	۱ گره	۴ گره
در صورت پشتیبانی هسته از این پروتکل، کاربری هسته آسان تر خواهد شد.	ندارد	ندارد	دارد

بر ثانیه و برای اترنت ۱۰ برابر ۱۰ مگابیت بر ثانیه حاصل گردید. با توجه به حجم استفاده شده از FPGA می‌توان در کاربردهایی که لازم است تا FPGA به شبکه متصل شود، به جای استفاده از ماژول شبکه، لایه‌ها را به راحتی داخل FPGA پیاده کرده تا علاوه بر کاهش هزینه و حجم، امکان رمزگذاری و تغییر هر لایه به صورت دلخواه به وجود آید. این کار مصارف زیادی در زمینه‌های IOT، ساخت سویچ شبکه با مصارف خاص خواهد داشت.

Ethernet connectivity” in Proceeding of the 23rd IEEE NORCHIP Conference , November 2008, pp. 2,3,7

- [6] C.Borrelli, “IEEE 802.3 Cyclic Redundancy Check” Virtex Series and Virtex-II Families Application Note, March 2001, pp 3-8.
- [7] Smith, Lucie; Lipner, Ian, “Free Pool of IPv4 address Space Deplated” Number resource organization, February 2011, pp.232
- [8] Pong p.Chu, “FPGA PROTOTYPING BY

مراجع

- [1] Andrew S. Tanenbaum and David J. Wetherall “Computer Networks”, *Boston*, Fifth Edition, pp. 283 439, 542, 557.
- [2] James F.Kuorse and Keith W.Ross, “Computer Networking A top down approach” Sixth Edition pp. 230-234
- [3] Gary A. Donahue, “Network Warrior” June 2007 O'Reill nn 5