

طراحی تقویت کننده کم نویز با توان مصرفی کم و قابلیت های حذف خارج از باند، بهبود نویز و خطینگی در سیستم فرا پهن باند

مریم باباصفیری^۱، مصطفی یارقلی^{۲*} و محمد مصطفوی^۳

^۱ دانشجوی دکترا، گروه برق، دانشکده فنی مهندسی، دانشگاه زنجان و مدرس دانشگاه علمی کاربردی واحدهای شهرداری و قندکرج

^۲ دانشیار، گروه برق، دانشکده فنی مهندسی، دانشگاه زنجان، yargholi@znu.ac.ir

^۳ استادیار، گروه برق، دانشکده فنی مهندسی، دانشگاه زنجان

چکیده

عدد نویز تقویت کننده های کم نویز بطور مستقیم به عدد نویز سیستم افزوده می شود؛ بنابراین عملکرد تقویت کننده های کم نویز کارایی سیستم را از نظر نویز مشخص می کنند. در این مقاله تقویت کننده کم نویز در سیستم فرابهن باند، یکی با قابلیت حذف خارج از باند فرکانسی و دیگری با قابلیت بهبود نویز و خطینگی مدار توسط تکنولوژی CMOS تحلیل و طراحی شده اند. در طراحی تقویت کننده های کم نویز، تکنیک با یاس زیرآستانه برای طراحی کم توان، از فیلتر چپشیف برای تطبیق امپدانس ورودی و تکنیک کاسکود برای افزایش ایزولاسیون معکوس و افزایش بهره استفاده شده است. در طراحی تقویت کننده های کم نویز با استفاده از فیلتر تله ای دوگان که با سلف فعال توان پایین پیاده سازی شده است، حذف خارج از باند در فرکانس ۲/۴ GHz به میزان ۴۲dB و در فرکانس ۵/۲ GHz به میزان ۳۶dB بهبود داده شده است، همچنین با استفاده از تکنیک های بهبود نویز و خطینگی، مقدار نویز ۲/۳dB کاهش یافته و مقدار خطینگی مدار ۹dB بهبود یافته است. تقویت کننده های کم نویز طراحی شده با پهنای باند ۳ تا ۵ گیگاهرتز با استفاده از تکنولوژی CMOS ۰/۱۸μm، توان های ۲/۸ میلی وات و ۱/۹ میلی وات را به ترتیب از منبع تغذیه ۱/۸ ولت مصرف می کنند.

کلیدواژه

با یاس زیرآستانه، تقویت کننده کم نویز، تکنیک حذف نویز، حذف خارج از باند

مقدمه

در خروجی آنتن و نیز افت ناشی از مدارهای غیرفعال در ورودی گیرنده، لازم است بلافاصله سیگنال دریافتی تقویت شود که این کار وظیفه تقویت کننده کم نویز^۱ می باشد [۱]. این تقویت کننده باید بگونه ای طراحی شود که حداقل نویز را به سیگنال اصلی اضافه کند. شکل ۱ طیف سیستم فوق پهن باند را نشان می دهد. همان طور که در شکل ۱ نشان داده شده است توان سیگنال دریافتی در سیستم های بلوتوث، میکروویو و IEEE802.11b/g که در باند فرکانسی ۲/۴ تا ۲/۵ گیگاهرتز قرار دارند، حدود ۶۷dB و در IEEE802.11a که در باند فرکانسی ۵/۲ تا ۵/۴ گیگاهرتز قرار دارد، ۴۷dB و تلفن های سلولی که در فرکانس ۱/۸ گیگاهرتز قرار دارند، ۳۵dB بالاتر از توان دریافتی در فوق پهن باند می باشند. اینها اثری سوء بر سیگنال های فوق پهن باند دریافت شده دارند که می توانند موجب فشردگی بهره^۲ و همچنین تداخل اثرات اینترمدولاسیون^۳ آن ها در باند مورد نظر شوند [۲].

در دو دهه ی گذشته رشد صنعت الکترونیک و مخابرات یکی از مؤثرترین عوامل در رشد اقتصادی کشورهای جهان بود. با توجه به عوامل این توسعه، نقش تکنولوژی های پیشرفته بی سیم در آن قابل ملاحظه می باشد. هر چه سرعت انتقال اطلاعات بالاتر رود، محدودیت بیشتری در سطح نویز قابل تحمل مدار ایجاد می شود. به همین دلیل برای تحقق مدارهای مخابرات بی سیم با سرعت بالا، مقدار نویز مدارهای مخابراتی متناظر، کاهش یافته و نباید از سطح معینی تجاوز کند. بخش آنالوگ سیستم های مخابراتی و به ویژه تقویت کننده آنالوگ مورد استفاده، بیش از دیگر بخش ها با مسئله نویز درگیر می باشد. در دهه های اخیر سیستم های الکترونیکی و مخابراتی مخصوصا در فرکانس های بالا و باند فرکانسی پهن پیشرفت های چشمگیری داشته است و به مدارهایی نیاز است تا بتوانند اطلاعات را با سرعت بالا و با کمترین نویز انتقال دهند. با توجه به توان کم سیگنال

^۱ Low Noise Amplifier

^۲ Gain Compression

^۳ Inter Modulation (IM)

$$I \approx I_{ST} = I_0 \frac{W}{L} e^{\frac{(V_{GS} - V_{th})}{n v_t}} \left(1 - e^{-\frac{V_{DS}}{v_t}} \right) \quad (1)$$

$$I_0 = \mu_{eff} C_{ox} (n-1) v_t^2$$

که در آن $v_t = \frac{KT}{q}$ ولتاژ حرارتی، $\frac{W}{L}$ نسبت ابعاد، μ_{eff}

قابلیت تحرک مؤثر حامل ها و n ضریب زیرآستانه (شیب مشخصه در ناحیه ی زیرآستانه) است که مقدار آن را توپولوژی ذاتی ترانزیستور و ساختار آن تعیین می کند ($n \geq 1$). با کاهش طول کانال در تکنولوژی های جدید، اثرات کانال کوتاه زیادی از قبیل اثر بدنه و اثر DIBL^۵ در عملکرد مدارهای CMOS وارد خواهند شد [۵]. بنابراین در حالت کلی ولتاژ آستانه ترانزیستور MOS را می توان به صورت رابطه (۲) نوشت [۶]:

$$V_{th} = V_{th0} - \lambda_{DS} V_{DS} - \lambda_{BS} V_{BS} \quad (2)$$

که در آن $\lambda_{DS} > 0$ ثابت DIBL و $\lambda_{BS} > 0$ ثابت اثر بدنه است. دو معادله (۱) و (۲) را می توان به فرم زیر نوشت:


$$I = \beta e^{\frac{V_{GS}}{n v_t}} \cdot \left[e^{\frac{\lambda_{DS} V_{DS}}{n v_t}} \left(1 - e^{-\frac{V_{DS}}{v_t}} \right) \right] \quad (3)$$

$$\beta = I_0 \frac{W}{L} e^{-\frac{(V_{th0} - \lambda_{BS} V_{BS})}{n v_t}}$$

که در آن β تحت عنوان استحکام ترانزیستور شناخته می شود. مقدار جریان تحت این شرایط بسیار کوچک است؛ بنابراین برای طراحی کم توان، از روابط بایاس زیر آستانه استفاده می کنیم [۷]. رابطه (۴) نسبت رسانایی متقابل ترانزیستور به جریان درین سورس را در این ناحیه نشان می دهند:

$$g_m \approx \frac{I_{DS}}{n v_t} \rightarrow \frac{g_m}{I_{DS}} \approx \frac{1}{n v_t} \quad (4)$$

جریان در ناحیه بایاس زیرآستانه در حد میکروآمپر است؛ در نتیجه توان مصرفی کم می شود، ولی بهره نیز کاهش می یابد. با استفاده از یک طبقه گیت مشترک به صورت کاسکود، علاوه بر بهبود بهره، پهنای باند وسیع حاصل می شود؛ در نتیجه کاهش نشتی خروجی به ورودی تقویت کننده کم نویز و در نتیجه ایزولاسیون معکوس و پایداری بهتری حاصل خواهد شد. رابطه (۴) بیانگر این مطلب است که در ناحیه ی بایاس زیرآستانه g_m با جریان درین سورس رابطه مستقیم دارد، بنابراین نسبت رسانایی متقابل به جریان درین در ناحیه ی بایاس زیر آستانه نسبت به ناحیه ی اشباع که g_m با ریشه دوم جریان درین سورس متناسب است بهبود یافته و انعطاف در طراحی زیاده تر می شود.



شکل ۱. طیف سیستم فوق پهن باند به همراه تداخلات

از ویژگی های مهم ساختار کاسکود، امیدانس خروجی بالای آن است که افزایش بهره را به دنبال خواهد داشت. امیدانس خروجی بالا ناشی از این حقیقت است که اگر ولتاژ گره خروجی به اندازه ی ΔV تغییر کند، تغییرات ناشی از آن در سورس یک ترانزیستور کاسکود خیلی کمتر است، یعنی ترانزیستور کاسکود ترانزیستور ورودی را از تغییرات ولتاژ در خروجی محافظت می کند [۲ و ۳] اما، نویز طبقه ی کاسکود در فرکانس بالا به علت وجود خازن های پارازیتی افزایش یافته و موجب افزایش چشمگیری در عدد نویز خروجی خواهد شد. بنابراین برای کاهش نویز از تکنیک حذف نویز^۴ استفاده می شود [۴]. در این مقاله از مدار تقویت کننده کم نویز با ساختار کاسکود استفاده شده و مقاله به شرح زیر سازماندهی شده است: در بخش ۲ به تحلیل روش طراحی کم توان در ناحیه بایاس زیرآستانه^۵ می پردازیم، بخش ۳ تحلیل فیلتر تله ای را به همراه تحلیل تکنیک های بهبود نویز و خطینگی مدار شرح خواهد داد. در بخش ۴ به بررسی تطبیق امیدانس ورودی و بهره ی تقویت کننده های کم نویز پرداخته شده است. نتایج شبیه سازی در بخش ۵ گنجانده شده است. نهایتاً در بخش ۶ نتیجه گیری از طراحی تقویت کننده های کم نویز این مقاله و مقایسه با کارهای انجام شده پیشین، آورده شده است.

توپولوژی تقویت کننده های کم نویز طراحی شده

کاهش ولتاژ یک روش مؤثر در کاهش توان و انرژی مصرفی سیستم است به طوری که غالباً طراحی توان/ انرژی پایین را می توان مترادف با طراحی ولتاژ پایین در نظر گرفت. لذا استفاده از طراحی زیرآستانه مؤثرترین روش کاهش توان/ انرژی مصرفی خواهد بود. مدارهایی که در ناحیه ی آستانه کار می کنند با منبع تغذیه کوچکتر از ولتاژ آستانه ترانزیستور بایاس می شوند (در یک ترانزیستور NMOS با کار در ناحیه ی زیرآستانه، رابطه $V_{GS} < V_{th}$ برقرار می باشد که در آن رابطه V_{th} ، ولتاژ آستانه ترانزیستور است) و بدین ترتیب کاهش چشمگیری در توان دینامیک و استاتیک آنها ایجاد خواهد شد [۵]. مؤلفه غالب جریان ترانزیستور NMOS در ولتاژهای پایین، جریان زیرآستانه است که به صورت رابطه (۱) تعریف می شود [۶]:

^۴ Noise Cancelling Technique
^۵ Subthreshold Design

^۶ Drain Induced Barrier Lowering (DIBL) Effect

تحلیل تکنیک‌های فیلتر تله‌ای، بهبود نویز و خطینگی

مدار

تحلیل فیلتر تله‌ای

با استفاده از فیلتر تله‌ای دوگان^۷ که با سلف فعال توان پایین پیاده‌سازی شده است، می‌توان حذف خارج از باند^۸ را بهبود داد. فرکانس فیلتر تله‌ای برای کاهش بهره در فرکانس‌های ۲/۴ و ۵/۲ گیگاهرتز تنظیم شده است. جدول ۱ مشخصات فیلتر تله-ای در استانداردهای مختلف سیستم بی‌سیم برای رسیدن به عملکرد معقول را نشان می‌دهد.


جدول ۱. مشخصات فیلتر تله‌ای

Standard	Notch center freq.(GHz)	10 dB attenuation bandwidth (GHz)	Peak attenuation (dB)
GSM-1800/1900	1.85	1.71~1.99	>20
802.11b/g	2.44	2.4~2.48	>20
802.11a	5.25	5.15~5.35	>20

در فیلتر تله‌ای فرکانس مورد نظر برای تقلیل بهره از رابطه‌ی (۵) به دست می‌آید [۷-۹]:

$$f = \frac{1}{2\pi\sqrt{LC}} \quad (5)$$

این تقویت‌کننده با هدف بهبود توان مصرفی، درکنار افزایش بهره و بهبود حذف خارج از باند، طراحی شده است. شکل ۲ سلف فعال مورد نیاز برای طراحی فیلتر را نشان می‌دهد، که از ساختار کاسکود (شامل ترانزیستورهای M_8 و M_5) با مقاومت فیدبکی به منظور افزایش بهره استفاده شده است تا هم ضریب کیفیت بالا را فراهم کند و هم جریان مصرفی را کاهش دهد. امپدانس ورودی مدار شکل ۲ به صورت رابطه امپدانس پارامترهای C_{eq} ، L_{eq} ، R'_{eq} ، G_{eq} به ترتیب خازن معادل، مقاومت معادل، سلف معادل و رسانایی الکتریکی متقابل مشخص شده از دو سر مدار سلف فعال در شکل ۲ می‌باشند [۹].



شکل ۲. سلف فعال و مدار معادل آن [۹]

Dual band notch filter^۷
Out Band Rejection^۸

شکل ۳ ساختار هسته‌ی تقویت‌کننده کم‌نویز موردنظر به همراه مدار معادل سلف فعال برای فیلتر تله‌ای را نشان می‌دهد.

تحلیل تکنیک‌های بهبود نویز و خطینگی مدار

با توجه به اهمیت عدد نویز گیرنده و با توجه به اینکه عدد نویز کلی سیستم عمدتاً توسط طبقه اول تعیین می‌شود، کاهش عدد نویز تقویت‌کننده کم‌نویز از اولویت‌های مسلم طراحی می‌باشد. در تقویت‌کننده کم‌نویز شکل‌های ۳ و ۵ با ساختار کاسکود، فاکتور نویز به صورت رابطه (۶) می‌باشد:

$$F_{tot} = 1 + \frac{1}{\bar{V}_{n,out,R_s}^2} \left[\bar{V}_{n,out,M_1}^2 + \bar{V}_{n,out,M_2}^2 + \bar{V}_{n,out,R_D}^2 \right] \quad (6)$$

$$F = 1 + \frac{R_1}{R_s} + \frac{R_g}{R_s} + \frac{\gamma}{\alpha} g_m R_s \left(\frac{\omega_0}{\omega_T} \right)^2 \quad (7)$$

و $NF = 10 \log_{10} F$ است. در رابطه (۶)، \bar{V}_{n,out,M_1} ،

\bar{V}_{n,out,M_2} و \bar{V}_{n,out,R_D}^2 به ترتیب متوسط مربع ولتاژ نویز

خروجی برای ترانزیستورهای M_1 ، M_2 و مقاومت R_D می‌باشند.

R_1 مقاومت سری با سلفها، R_s مقاومت سورس، R_g مقاومت

گیت، γ ضریب نویز حرارتی و برابر با $1.33 - 0.67 \approx \gamma$ ،

$\alpha = \frac{g_m}{g_{d0}}$ رسانایی متقابل ترانزیستور و برابر با

$\omega_T = \frac{g_m}{C_{gs}}$ می‌باشند. ω_0 فرکانس تشدید و $\frac{\partial I_D}{\partial V_{GS}}$

حرارتی مقاومت و ترانزیستور را می‌توان به صورت‌های زیر بیان

نمود [۱۰]:

$$\bar{V}_{n,R_i}^2 = 4kTR_i \quad (8)$$

$$\bar{V}_{n,M_i}^2 = 4kT \frac{\gamma}{\alpha} g_{mi}$$

در رابطه (۸)، k ثابت بولتزمن و برابر با $k = 1.38 \times 10^{-23}$ بر

حسب j/k می‌باشد و T دمای مطلق و برابر با 300 ک است. فرض

بر این است که $L_s \ll L_g$ ، $R_s g_{m1} \ll 1$ و $\gamma = 0$ و $\lambda = 0$

می‌باشند. در فرکانسهای پایین، نویز کمی ترانزیستور M_2 با

وجود نادیده گرفتن مدولاسیون طول کانال، ناچیز است. اما در

فرکانسهای بالا طبق رابطه (۹) با توجه به وجود خازنهای

پارازیتی، نقش ترانزیستور M_2 در افزایش نویز خروجی پررنگ-

تر می‌شود.

$$\frac{V_{n,out,M_2}}{V_{n,M_2}} = \frac{-R_L}{\frac{1}{g_{m2}} + \frac{1}{C_x s}} \quad (9)$$


$$C_x = C_{gs2} + C_{sb2} + C_{db1}$$

ولتاژ نویز ترانزیستور M_2 طبق مرجع [۱۱] به صورت رابطه


(۱۰) به دست می‌آید:

$$F_{out,M_2} = \frac{\bar{V}_{n,out,M_2}^2}{\bar{V}_{n,out,R_s}^2} = \frac{(R_s + L_s s + Z_{in})^2}{(Z_{in} A_v)^2 R_s} \left(\frac{\gamma}{\alpha} \frac{1}{g_{m2}} \right) \left(\frac{Z_D^2}{\frac{1}{g_{m2}} + \frac{1}{C_x s}} \right)^2 \quad (10)$$

$$F_{tot} = F_1 + F_{out,M_2}$$



شکل ۳. شماتیک کلی مدار تقویت کننده کم نویز طراحی شده با فیلتر تله ای دوگان و سلف فعال توان پایین




شکل ۵. شماتیک مدار تقویت کننده کم نویز پیشنهادی با اعمال تکنیک های بهبود نویز و خطینگی مدار

در طراحی ورودی مدار پیشنهادی، از فیلتر چپشیف که با کمترین تلفات و ریپل می باشد، جهت تطبیق امپدانس ورودی ۵۰ اهم استفاده شده است. اگر امپدانس منبع و باری که فیلتر می بیند، منطبق با ۵۰ اهم نباشد، آن گاه مشخصات باند عبور و باند توقف فیلتر ممکن است تلفات و ریپل زیادی داشته باشد. تکنیک سورس مشترک با دژنراسیون سلفی در این ساختار برای ایجاد امپدانس حقیقی در ورودی استفاده شده است [۱۲]. همچنین با استفاده از دو ترانزیستور M_3 و M_4 که نقش تقویت کننده ولتاژ را دارند، ولتاژ نویز ایجاد شده توسط جریان نویز حرارتی ترانزیستور M_2 را در درین و سورس تقویت کرده و در نقطه ی مشترک درین ترانزیستورها، برآیند نویز حاصله به کمترین مقدارش می رسد. همچنین مقاومت های R_1 و R_2 برای بایاس مدار استفاده شده اند. عدد نویز برای تقویت کننده کم نویز با اعمال تکنیک بهبود نویز به صورت رابطه (۱۱) است:

$$F_{tot} = 1 + \frac{1}{\bar{V}_{n,out,R_5}^2} \left[\bar{V}_{n,out,M_1}^2 + \bar{V}_{n,out,M_2}^2 + \bar{V}_{n,out,R_D}^2 + \bar{V}_{n,out,R_L}^2 + \bar{V}_{n,out,M_3}^2 + \bar{V}_{n,out,M_4}^2 \right] \quad (11)$$

در رابطه (۱۱)، \bar{V}_{n,out,M_1}^2 ، \bar{V}_{n,out,M_2}^2 ، \bar{V}_{n,out,M_3}^2

برای کاهش نویز از تکنیک بهبود نویز در مدارها استفاده می شود. همان طور که در شکل ۴ نشان داده شده است، جریان نویز حرارتی و فلیکر از مقاومت معادل در سورس و درین ترانزیستور M_2 عبور می کند و باعث به وجود آمدن ولتاژهای نویز هم بسته با دو فاز مخالف در نقاط A و B می شود؛ حال اگر ولتاژ این نقاط توسط تقویت کننده ولتاژ سورس مشترک دنبال شوند، چون دو ولتاژ دارای فاز مختلف با دامنه ی برابر هستند، می توان با انتخاب مناسب اندازه ترانزیستورهای کمکی، ولتاژ نویز مربوط به ترانزیستور کاسکود را در خروجی کاهش داد. با توجه به اینکه سیگنال ولتاژ در درین و سورس تقویت کننده ی گیت مشترک هم فاز می باشد، بنابراین؛ استفاده از دو تقویت کننده ی اضافی موجب تقویت بهره در خروجی نیز می شود [۳].



شکل ۴. تکنیک بهبود نویز در ترانزیستور گیت مشترک

شکل ۵ ساختار هسته ی تقویت کننده کم نویز مورد نظر به همراه تکنیک های بهبود نویز و خطینگی را نشان می دهد.

با استفاده از ساختار جفت تفاضلی مانند معکوس کننده (اینورتر) معمولی همانطور که در شکل ۵ نشان داده شده است، تداخل اثرات اینترمدولاسیون مرتبه دوم کاهش می یابد، چون g'_{m2} و g'_{m5} هم علامت هستند و خنثی می گردند. جریان اعوجاجی ترانزیستور اصلی (M_2) در فرکانس های بالا، در حلقه-ی شامل خازن C_3 ، ترانزیستورهای M_2 و M_5 جاری است، در نتیجه اعوجاج های مرتبه دوم در Z_D و R_L ایجاد نمی گردد. جریان غیرخطی مرتبه سوم (g''_m) از ترانزیستور را می توان با بایاس یک جفت ترانزیستور با g''_m مثبت در یک ناحیه و با g''_m منفی در ناحیه ای دیگر، خنثی نمود.


تطبیق امپدانس ورودی و بهره ی تقویت کننده ها

هدف از تطبیق امپدانس ورودی در کل باند فرکانسی موردنظر، داشتن امپدانس ثابت برای تقویت کننده می باشد. همچنین در طراحی تقویت کننده کم نویز هدف این است که سیگنال و اطلاعات ورودی با ضریب تقویت مشخص به طبقه ی بعد انتقال یافته و این تقویت کنندگی به صورت یکنواخت در کل باند فرکانسی موردنظر صورت گیرد. امپدانس ورودی مدار طراحی شده در شکل های ۳ و ۵ به صورت رابطه ی (۱۳) به دست می آید:

$$Z_{in}(s) = \frac{1}{s(C_{gs} + C_p)} + s(L_s + L_g) + \omega_T L_s \quad (13)$$

$$= \frac{S^2(L_s + L_g)(C_{gs} + C_p) + S\omega_T L_s(C_{gs} + C_p) + 1}{S(C_{gs} + C_p)}$$

در رابطه (۱۳)، ω_T فرکانس قطع ترانزیستور M_1 است و به صورت رابطه $\omega_T = \frac{g_m}{C_{gs} + C_p} = \frac{g_m}{C_t}$ می باشد. شکل ۶ و شکل ۷ نمودار S_{11} را که با نرم افزار ADS شبیه سازی شده اند، بر حسب فرکانس نشان می دهند. مشاهده می شود که در بازه ی ۳ تا ۵ گیگاهرتز، مدارات طراحی شده S_{11} کمتر از -10 dB و -15 dB به ترتیب برای فیلتر تله ای و تکنیک های بهبود نویز و خطینگی دارد و این به معنای تطبیق ورودی مناسب می باشد.




شکل ۶. تغییرات ضریب انعکاس ورودی تقویت کننده کم نویز با فیلتر تله ای بر حسب دسی بل


$\bar{V}_{n,out,RL}^2$ و $\bar{V}_{n,out,RD}^2$ ، $\bar{V}_{n,out,M4}^2$ نویز خروجی برای ترانزیستورهای M_4, M_3, M_2, M_1 ، مقاومت R_D و R_L می باشند. با مقایسه دو رابطه (۶) و (۱۱) می توان مشاهده نمود که سه ترم به نویز کمی از طرف تقویت کننده های افزوده شده و بار، به عدد نویز مدار اضافه شده است. مقادیر خیلی کوچک g_{m3} و g_{m4} باعث شده اثرشان قابل چشم پوشی باشند. آنها ضرایبی را در دیگر ترمها در رابطه (۱۱) پدیدار می سازند و عدد نویز ساختار جدید را کمتر از مقدار مرسومش می نمایند. در تحلیل نویز ترانزیستور کمکی PMOS (M_5) را در نظر نمی گیریم زیرا نقش آن در بهبود خطینگی مدار است. بهبود g_{m1} توسط افزایش سایز ترانزیستور یا جریان مصرفی امکان پذیر است هر چند که افزایش ظاهری نسبت ترانزیستور باعث می شوند خازنهای ورودی و خروجی بزرگ شوند، بنابراین عملکرد پهن باند محدود شود [۱۳]. در این طراحی، ورودی شامل RLC سری می باشد که باعث افزایش اثرات رسانایی متقابل می شوند [۱۴]. علاوه بر مواردی را که در رابطه با نویز طبقه ی کاسکود گفته شد، در توپولوژی گیت مشترک جریان نویز تولید شده در بار مستقیماً به ورودی منتقل می شود و این مشکل به این دلیل رخ می دهد که چنین مدارهایی بهره ی جریان ندارند. ویژگی غیرخطی تقویت کننده ی کم نویز و نتیجه ی آن بر اعوجاج در ولتاژ خروجی، از غیرخطی بودن جریان درین ترانزیستور حاصل می گردد. این همان اثر غیرخطی بودن رسانایی متقابل ترانزیستور (g_m) می باشد که ولتاژ ورودی خطی را به جریان خروجی غیرخطی تبدیل می کند [۱۵]. یک ترانزیستور کمکی PMOS (M_5) را به همراه یک خازن کوپلینگ بزرگ (C_3)، با امپدانس قابل اغماض در سراسر پهنای باند سیگنال، با ترانزیستور اصلی (M_2) جهت بهبود خطینگی مدار به تقویت کننده ی کم نویز در شکل ۵ اعمال نمودیم. ترانزیستور کمکی PMOS (M_5) دارای g''_m مثبت است در حالی که ترانزیستور NMOS دارای g''_m منفی می باشد. خاصیت غیرخطی تقویت کننده کم نویز و در نتیجه اعوجاج در ولتاژ خروجی از جریان غیرخطی ترانزیستور سرچشمه گرفته است. این مورد هم از رسانایی متقابل غیرخطی (g_m) می آید [۱۵]. سیگنال ورودی ac، V_a برای ترانزیستورهای M_2 و M_5 خارج از فاز هستند، بنابراین جریان خروجی نشان داده شده در شکل ۵ به صورت رابطه (۱۲) قابل بیان است:

$$i_{out} = i_{ds2} + i_{ds5} = \left(g_{m2} + \frac{g'_{m2}}{2} V_a^2 + \frac{g''_{m2}}{6} V_a^3 \right) - \left(g_{m5}(-V_a) + \frac{g'_{m5}}{2} (-V_a)^2 + \frac{g''_{m5}}{6} (-V_a)^3 \right)$$

$$= (g_{m2} + g_{m5}) V_a + \left(\frac{g'_{m2} - g'_{m5}}{2} \right) V_a^2 + \left(\frac{g''_{m2} + g''_{m5}}{6} \right) V_a^3$$



شکل ۹. تغییرات بهره تقویت کننده کم نویز بر حسب دسی بل با اعمال فیلتر تله ای دوگان



شکل ۱۰. تغییرات بهره تقویت کننده کم نویز بر حسب دسی بل بعد از اعمال تکنیک های بهبود نویز و خطینگی مدار

ماکزیمم بهره توان مدارات طراحی شده برای فیلتر تله ای و تکنیک های بهبود نویز و خطینگی به ترتیب برابر با $15/7\text{dB}$ و $15/3\text{dB}$ می باشند. یکی دیگر از پارامترهای مهم تقویت کننده کم نویز مقدار عدد نویز (NF) آن می باشد. عملکرد نویز در توپولوژی تقویت کننده کم نویز طراحی شده به وسیله دو قسمت اصلی تعیین می شود: یکی تلفات ناشی از شبکه ای ورودی و دیگری نویز ناشی از ترانزیستور M_1 [۱۲]. چگالی طیفی توان نویز گیت تحریک شده و جریان درین به صورت روابط (۱۵) و (۱۶) بیان می شوند:

$$S_{i_{ng}}(\omega) = 4kT\delta \frac{\omega^2 C_{gs}^2}{5g_{d0}} \quad (15)$$


$$S_{i_{nd}}(\omega) = 4kT\gamma g_{d0} \quad (16)$$

که در آن $\delta \approx 1.33 - 4$ و $\gamma \approx 0.67 - 1.33$ ، پارامترهای نویز اضافی [۱۶] و $g_{d0} = \frac{\partial I_D}{\partial V_{DS}}$ ، ضریب رسانایی کانال در $V_{DS} = 0$

است. ولتاژ نویز e_n را می توان به صورت مجموع دو جزء بیان نمود: یکی e_{nc} یا همبستگی کامل نسبت به جریان نویز، و دیگری e_{nu} یا ناهمبستگی نسبت به جریان نویز، به صورت معادله زیر:


$$e_n = e_{nc} + e_{nu} \quad (17)$$

در طی محاسبات، امپدانس همبستگی Z_c به صورت معادله (۱۸) قابل بیان است:



شکل ۷. تغییرات ضریب انعکاس ورودی تقویت کننده کم نویز بر حسب دسی بل با اعمال تکنیک های بهبود نویز و خطینگی مدار

در این طراحی با تکنیک اضافه کردن یک طبقه ی گیت مشترک به صورت کاسکود به دلیل افزایش مقاومت خروجی، بهره به صورت یکنواخت افزایش می یابد [۷ و ۱۲]. شکل ۸ مدل سیگنال کوچک مدار کاسکود تقویت کننده کم نویز با سلف در سورس را نشان می دهد.



شکل ۸. مدل سیگنال کوچک طبقه ی کاسکود

رابطه ی ولتاژ خروجی به ولتاژ ورودی (بهره) به صورت رابطه (۱۴) حاصل می شود:


$$\frac{V_{out}}{V_{in}} = -\frac{g_m W(s)}{S C_t R_s} \cdot \frac{R_L (1 + \frac{S L L}{R_L})}{1 + S R_L C_{out} + S^2 L L C_{out}} \quad (14)$$

که $C_{out} = C_{db2} + C_{gd3}$ است. خازن پارازیتی طبقه بعد (ترانزیستور M_3)، C_{db2} خازن بالک با درین ترانزیستور M_2 یا همان خازن C_{ds2} ناشی از نفوذ بین درین و سورس ترانزیستور M_2 می باشند. R_L مقاومت بار طبقه ی دوم (ترانزیستور M_2) است. شکل های ۹ و ۱۰ نمودار تغییرات S_{21} بر حسب فرکانس، که با نرم افزار ADS شبیه سازی شده اند را نشان می دهند. توان سیگنال دریافتی در سیستم های فوق پهن باند پایین تر از توان سیگنال دریافتی باند باریک مجاور آن مثل باندهای فرکانسی ۲/۴ و ۵/۲ گیگاهرتز می باشد. فیلتر تله ای دوگان طراحی شده بهره را در باندهای فرکانسی ذکر شده تقلیل می دهد تا اثرات تداخلی آن در باند کاری ۳ تا ۵ گیگاهرتز به حداقل برسد.


$$F(\omega) \approx 1 + \frac{R_u}{R_s} + G_n R_s = 1 + \frac{P(\omega)}{g_m R_s} \cdot \frac{\gamma}{\alpha} \quad (24)$$

$$P(\omega) = \frac{p^2 \alpha^2 \chi^2 (1 - |c|^2)}{1 + 2|c|p\alpha\chi + p^2 \alpha^2 \chi^2} \quad (25)$$

در معادلات (24) و (25)، $\chi < 1$ و $\alpha \leq 1$ ، $p \leq 1$ ، استفاده از یک ترانزیستور کوچکتر برای داشتن g_m می‌باشند. علاوه بر این، معادلات نشان می‌دهند که افزایش رسانایی متقابل، عملکرد نویز را با همان مقادیر قبلی پارامترهای طراحی، بهبود می‌بخشد. شکل‌های 11 و 12 تغییرات عددنویز بر حسب فرکانس را نشان می‌دهند. می‌توان نتیجه گرفت که با اعمال فیلتر تله‌ای دوگان، در فرکانس‌های 2/4 و 5/2 گیگاهرتز به علت تقلیل بهره، عملکرد نویزی ضعیفی وجود دارد، اما کمترین مقدار نویز قبل و بعد از اعمال فیلتر تله‌ای، تقریباً ثابت است. همچنین با اعمال تکنیک بهبود نویز و خطینگی مدار تنها ترانسسانی متقابل ترانزیستورهای M_3 و M_4 (g_{m3} و g_{m4}) به عنوان ضریب در ولتاژ نویز خروجی المان‌های مدار ظاهر می‌شوند که با توجه به کوچک بودن این مقادیر، فاکتور نویز کلی مدار کاهش می‌یابد. همانگونه که مشاهده می‌شود عدد نویز مدار اصلی از 3/6dB تا 6dB در بازه فرکانسی 3 تا 5 گیگا هرتز می‌باشد. با اعمال تکنیک حذف نویز مقدار عدد نویز از 2/9dB تا 3/5dB در بازه فرکانسی 3 تا 5 گیگا هرتز تغییر می‌کند، بنابراین کاهش عدد نویز در مدار پیشنهادی نسبت به مدار اصلی مشاهده می‌شود. در فرکانس‌های میانی 1/8dB و در فرکانس بالا 2/3dB بهبود نویز را داریم.



شکل 11. تغییرات عددنویز بر حسب فرکانس برای تقویت کننده کم نویز با اعمال فیلتر تله ای دوگان



شکل 12. تغییرات عددنویز بر حسب فرکانس تقویت کننده کم نویز با اعمال تکنیک‌های بهبود نویز و خطینگی مدار

$$Z_c = \frac{S_{e_{in}}(\omega)}{S_{i_n}(\omega)} = R_c + jX_c = jX_c \quad (18)$$

$$= \frac{1 - \omega^2 L_s C_t \cdot \frac{1 + 2|c|p\alpha\chi + p^2 \alpha^2 \chi^2}{1 + |c|p\alpha\chi}}{j\omega C_t \cdot \frac{1 + 2|c|p\alpha\chi + p^2 \alpha^2 \chi^2}{1 + |c|p\alpha\chi}}$$

که در آن $\chi = \sqrt{\frac{\delta}{5\gamma}}$ ، $p = \frac{C_{gs}}{C_t}$ و ضریب همبستگی بین

$$\text{نویز گیت و نویز درین به صورت } c = \frac{S_{i_{ng}}(\omega)}{\sqrt{S_{i_{ng}}(\omega)S_{i_{nd}}(\omega)}} \text{ می‌باشد.}$$

برای قطعات MOS مقدار $c \approx j0.4$ می‌باشد [16]. پارامتر $\alpha = \frac{g_m}{g_{d0}}$ از اثرات کانال کوتاه به شمار می‌آید. دو منبع نویز

ناهمبسته e_{nu} و i_n توسط پارامترهای زیر به ترتیب بیان می‌گردند:

$$R_u = \frac{S_{e_{nu}}(\omega)}{4kT} = \frac{\gamma}{\alpha^2 g_{d0}} \cdot \frac{p^2 \alpha^2 \chi^2 (1 - |c|^2)}{1 + 2|c|p\alpha\chi + p^2 \alpha^2 \chi^2} \quad (19)$$

$$G_n = \frac{S_{i_n}(\omega)}{4kT} = \frac{\gamma}{\alpha^2 g_{d0}} \cdot \omega^2 C_t^2 (1 + 2|c|p\alpha\chi + p^2 \alpha^2 \chi^2) \quad (20)$$

با استفاده از پارامترهای معرفی شده در بالا، NF توسط معادله (21) بیان می‌گردد:

$$F = 1 + \frac{R_u + |Z_c + Z_s|^2 G_n}{R_s} \quad (21)$$

که در آن Z_s امپدانس سورس است ($Z_s = R_s + jX_s$). تئوری بهینه سازی نویز کلاسیک در مراجع [17 و 18] نشان‌دهنده این مطلب هستند که کمترین مقدار عددنویز زمانی اتفاق می‌افتد که $Z_s = Z_{opt} = R_{opt} + jX_{opt}$ باشد. به صورت رابطه زیر به دست می‌آید:

$$R_{opt} = \sqrt{\frac{R_u}{G_n} + R_c^2} = \sqrt{\frac{R_u}{G_n}} \quad (22)$$

$$\frac{p\alpha\chi\sqrt{1 - |c|^2}}{\omega C_t (1 + 2|c|p\alpha\chi + p^2 \alpha^2 \chi^2)}$$


با وجود $R_c = 0$ ، خواهیم داشت:

$$X_{opt} = -X_c \quad (23)$$


روابط (18) و (23) بیانگر این مطلب هستند که مقدار مطلوب امپدانس سورس تقریباً یک است که ترکیب سری L_s و C_t را تشدید می‌کنند، در نتیجه، تقریباً کمترین مقدار NF در کل پهنای باند تقویت کننده توسط شبکه ورودی ارائه شده به دست آمده است و X_{opt} را در یک پهنای باند عریض ایجاد می‌کند. در نهایت، NF تقویت کننده کم نویز به صورت رابطه (24) بیان می‌گردد:

نتایج شبیه سازی


عدد نویز در حالت جانمایی به دلیل نظر گرفتن اثرات پارازیتی مدار، به ترتیب کاهش و افزایش می یابند.




شکل ۱۳. شبیه سازی IIP3 تقویت کننده کم نویز با فیلتر تله ای دوگان در فرکانس ۵ گیگاهرتز



شکل ۱۴. شبیه سازی IIP3 تقویت کننده کم نویز در فرکانس ۵ گیگاهرتز با اعمال تکنیک های بهبود نویز و خطینگی مدار



شکل ۱۵. جانمایی تقویت کننده کم نویز با فیلتر تله ای دوگان با سلف فعال توان پایین



شکل ۱۶. جانمایی تقویت کننده کم نویز با اعمال تکنیک های بهبود نویز و خطینگی مدار


مدارات طراحی شده با نرم افزار ADS با استفاده از تکنولوژی $0.18 \mu\text{m CMOS}$ شبیه سازی شده اند. شکل های ۶ و ۷ نمودار تغییرات ضریب انعکاس ورودی بر حسب فرکانس را نشان می دهند. مشاهده می شود که در بازه فرکانسی ۳-۵GHz، مدار طراحی شده با فیلتر تله ای دوگان S_{11} کمتر از -۱۰dB و مدار طراحی شده با تکنیک های بهبود نویز و خطینگی S_{11} کمتر از -۱۵dB دارند. شکل های ۹ و ۱۰ نمودار تغییرات بهره تقویت کننده های کم نویز را نشان می دهند. S_{21} مدار طراحی شده با فیلتر تله ای دوگان برابر با ۱۵/۷dB و S_{21} مدار طراحی شده با تکنیک های بهبود نویز و خطینگی برابر با ۱۵/۳dB می باشد. شکل ۱۱ و شکل ۱۲ تغییرات عدد نویز بر حسب فرکانس را نشان می دهند. همانگونه که مشاهده می شود با اعمال تکنیک حذف نویز مقدار عدد نویز از ۲/۹dB تا ۳/۵dB در بازه فرکانسی ۳ تا ۵ گیگاهرتز تغییر می کند، بنابراین بهبود عدد نویز را در مدار پیشنهادی نسبت به مدار اصلی داریم. شکل ۱۳ و شکل ۱۴، IIP3 تقویت کننده های کم نویز مورد نظر را نشان می دهند، می توان نتیجه گرفت که IIP3 در فرکانس ۵ گیگاهرتز برای تقویت کننده کم نویز با فیلتر تله ای دوگان برابر با -۸dBm و IP_{1-dB} برابر با -۲۰dBm می باشد. با توجه به شکل ۱۴، IIP3 تقویت کننده کم نویز با تکنیک بهبود نویز و خطینگی می توان نتیجه گرفت که IIP3 با اعمال ترانزیستور PMOS کمکی (M_5) در فرکانس ۵ گیگاهرتز برابر با ۷dBm و IP_{1-dB} برابر با -۵dBm می باشد. IIP3 بدون اعمال ترانزیستور M_5 برابر با -۲dBm بود ولی با اعمال ترانزیستور کمکی M_5 مقدار IIP3 به ۷dBm رسید، بنابراین با کمک ترانزیستور M_5 بهبود ۹dB در IIP3 مدار حاصل شد. جهت تایید عملکرد شماتیک مدار پیشنهادی تقویت کننده کم نویز با اعمال تکنیک های بهبود نویز و خطینگی مدار و قابلیت آن برای پیاده سازی، لیوت کامل آنها در نظر گرفته شده است. شکل های ۱۵ و ۱۶ به ترتیب جانمایی تقویت کننده کم نویز با فیلتر تله ای دوگان با سلف فعال توان پایین و جانمایی تقویت کننده کم نویز با اعمال تکنیک های بهبود نویز و خطینگی مدار را نشان می دهند. سطح اشغالی سیلیکونی لیوت در شکل های ۱۵ و ۱۶ به ترتیب برابر با $110.1/25 \mu\text{m} \times 990.4/45 \mu\text{m}$ و $778.6/6 \mu\text{m} \times 690.4/46 \mu\text{m}$ می باشند. شکل های ۱۷ و ۱۸، جانمایی بهره های تقویت کننده کم نویز و شکل های ۱۹ و ۲۰، جانمایی عدد نویز تقویت کننده کم نویز را به ترتیب با اعمال تکنیک های فیلتر تله ای دوگان با سلف فعال توان پایین و بهبود نویز و خطینگی مدار را نشان می دهند. همان طور که نتایج شبیه سازی نشان می دهند، بهره و

^{۱۰} Third Input Intercept Point


^{۱۱} Input 1-dB Compression Point

نتیجه گیری


در این مقاله دو تقویت کننده کم نویز در سیستم فرایه‌ن باند با استفاده از تکنولوژی CMOS طراحی و تحلیل گردیدند. در طراحی این مدارات برای ترانزیستورها و المان‌های پسیو از مدل فرکانس بالای ارائه شده توسط شرکت TSMC^{۱۲} مربوط به تکنولوژی $0.18 \mu m CMOS$ استفاده شده است. استفاده از ساختار سلف فعال برای ایجاد فیلتر تله‌ای برای حذف سیگنال‌های تداخلی خارج از باند، اعمال تکنیک حذف نویز برای کاهش مقدار نویز تقویت کننده کم نویز، اعمال ترانزیستور کمکی M_5 جهت بهبود خطیگی مدار و همچنین استفاده از تکنیک بایاس زیرآستانه در طراحی مدار LNA به منظور کاهش توان مصرفی از ویژگی‌های اصلی مدارات ارائه شده می‌باشد. تقویت کننده‌های کم نویز طراحی شده با پهنای باند ۳ تا ۵ گیگاهرتز با فیلتر تله‌ای دوگان، توان $2/8$ میلی‌وات و با اعمال تکنیک بهبود نویز و خطیگی، توان $1/9$ میلی‌وات را از منبع تغذیه $1/8$ ولت مصرف می‌کنند. همچنین در این مقاله با اعمال تکنیک حذف نویز مقدار عدد نویز از $2/9 dB$ تا $3/5 dB$ در بازه فرکانسی ۳ تا ۵ گیگاهرتز تغییر می‌کند، بنابراین بهبود عدد نویز را در مدار پیشنهادی نسبت به مدار اصلی داریم. بعلاوه $IIP3$ در فرکانس ۵ گیگاهرتز برای تقویت کننده کم نویز با فیلتر تله‌ای دوگان برابر با $-8 dBm$ و $IP1-dB$ برابر با $-20 dBm$ می‌باشند. می‌توان نتیجه گرفت که $IIP3$ تقویت کننده‌ی کم نویز با تکنیک بهبود نویز و خطیگی با اعمال ترانزیستور PMOS کمکی (M_5) در فرکانس ۵ گیگاهرتز برابر با $7 dBm$ و $IP1-dB$ برابر با $-5 dBm$ می‌باشد. بدون اعمال ترانزیستور M_5 ، $-2 dBm$ بود ولی با اعمال ترانزیستور کمکی M_5 مقدار $IIP3$ به $7 dBm$ رسید، بنابراین با کمک ترانزیستور M_5 بهبود $9 dB$ در $IIP3$ مدار حاصل گردید. در جداول ۲ و ۳ مقایسه‌ای بین مدارات طراحی شده و چند تقویت کننده کم نویز دیگر که در سیستم فرایه‌ن باند طراحی شده‌اند، انجام شده است.




شکل ۱۷. بهره تقویت کننده کم نویز با فیلتر تله ای دوگان با سلف فعال توان پایین



شکل ۱۸. بهره تقویت کننده کم نویز با اعمال تکنیک‌های بهبود نویز و خطیگی مدار



شکل ۱۹. عدد نویز تقویت کننده کم نویز با فیلتر تله ای دوگان با سلف فعال توان پایین



شکل ۲۰. عدد نویز تقویت کننده کم نویز با اعمال تکنیک‌های بهبود نویز و خطیگی مدار

^{۱۲} Taiwan Semiconductor Manufacturing Company
^{۱۳} Input 1-dB Compression Point

جدول ۲. مقایسه تقویت کننده کم نویز طراحی شده با اعمال فیلتر تله ای دوگان با کارهای انجام شده پیشین

مراجع	تکنولوژی	S_{11} (dB)	G_{max} (dB)	BW(GHz)	NF(dB)	P_{diss} (mW)	IIP ₃ (dBm)	Out-band Rejection
[16]	0.18 μ m CMOS	< -9	11.5	2.8-6.2	3.8	2.5	N/A	25dB@1.8GHz 32dB@8.5GHz
[17]	0.18 μ m CMOS	< -7	16	3-4.8	2.7	11.9	N/A	15dB@2.4GHz 19dB@5.3GHz
[18]	0.18 μ m CMOS	< -10	19.7	3-4.8	4.0	24	N/A	13dB@2.4GHz 20dB@5.8GHz
[19]	0.18 μ m CMOS	< -9	9.8	2-4.6	2.3	16.2	N/A	-
[20]	0.18 μ m CMOS	< -9	9.2	5.0	4.5	0.9	N/A	-
This Work	0.18 μm CMOS	< -10	15.7	3-5	2.5-10.3	2.8	-8	42dB@2.4GHz 36dB@5.2GHz

جدول ۳. مقایسه تقویت کننده کم نویز طراحی شده با اعمال تکنیک های بهبود نویز و خطینگی مدار با کارهای انجام شده پیشین

مراجع	تکنولوژی	S_{11} (dB)	G_{max} (dB)	Bw(GHz)	NF(dB)	P_{diss} (mW)	IIP ₃ (dBm)
[4]	0.13 μ m CMOS	< -8.5	14.5	0.8-2.1	2.6	17.4	16
[21]	0.18 μ m CMOS	< -10	16.9	1.05-3.05	2.6	11.9	-0.7
[22]	0.18 μ m CMOS	< -10	12.1	0.0002-1.4	3	24	0
[23]	0.18 μ m CMOS	< -9	11.5	3.3-11	N/A	9	N/A
[24]	0.18 μ m CMOS	< -10	13	2-8.5	4.1	9.3	-13.5
This Work	0.18 μm CMOS	< -15	15.3	3-5	2.9-3.5	1.9	7

Engineering, Purdue Uni., West Lafayette, IN,47907,U.S.A, 2006.

- مراجع**
- [8] A. Bevilacqua, and A. M. Niknejad, "An ultra-wideband CMOS LNA for 3.1 to 10.6 GHz wireless receiver," IEEE J. Solid-State Circuit vol. 39, no. 12, pp. 2259-2268, 2004.
- [9] M. Babasafari, and M. Yargholi, "A 3.1-10GHz Low Power CMOS UWB LNA With Dual Band Notch Filter Using Forward Body Biasing," IETE J. of research, 2018.
- [10] A. P. Tarighat, and M. Yargholi, "A CMOS low noise amplifier with employing noise cancellation and modified derivative superposition technique," Microelectronics Journal, no. 54, pp. 116-125, 2016.
- [11] M. El-Nozahi, A. Helmy, E. Sanchez-Sinencio, and K. Entesari, "An Inductor-Less Noise-Cancelling Broadband LNA With Composite Transistor Pair In 90 nm CMOS Technology," IEEE J. Solid State Circuits, vol. 46, no. 5 pp. 1111-1122, 2011.
- [12] S. Joo, T. Choi, and B. Jung, "A 2.4-GHz Resistive Feedback LNA in 0.13 m CMOS," IEEE J. Solid State Circuits, vol. 44, no. 11, pp.3019-3029, 2009.
- [13] H. Zhang, and E. Sanchez-Sinencio, "Linearization Techniques for CMOS Low Noise Amplifier: A tutorial," IEEE Trans.
- [1] P. R. Gray, P. J. Hursts, S. H. Lewis, and R. G. Meyer, "Analysis and design of analog integrated Circuits," New York: Wiley. pp. 186 -191, 2001.
- [2] M. Yargholi, and A. P. Tarighat, "Resistive Feedback LNA With Dual Band Notch Filter for Suppressing WLAN Signals in UWB Receivers," IEEE National Conf. of Communication, NCC, 2012.
- [3] B. Razavi, "Design of Analog CMOS Integrated Circuits," McGraw Hill, pp. 192 -256, 2001.
- [4] W. Chen, G. Liu, B. Zdravko, and A. M. Niknejad, "A Highly Linear Broadband CMOS Low-Noise Amplifier Employing Noise and Distortion Cancellation," IEEE J Solid-State Circuits, vol. 43, no. 5, pp. 1164-1176, 2008.
- [5] M. Alioto, "Ultra low power VLSI circuit design demystified and explained: A tutorial," IEEE Trans. Circuits Syst. I, vol. 59, no. 1, pp. 3-29, 2012.
- [6] M. Alioto, "Understanding DC behavior of subthreshold CMOS logic through closed-form analysis," IEEE Trans. Circuits Syst. I, Reg. Pa-pers, , vol. 57, no. 7, pp.1597-1607, 2010.
- [7] H. Lee, and S. Mohammadi, "A 3GHz Subthreshold CMOS Low Noise Amplifier," School of Electrical and Computer

- amplifier using coplanar waveguides,” Proc. IEEE RFIC Symp., pp. 193-196, 2004.
- [20] H.H. Hsieh, et al., “A CMOS 5-GHz Micro Power LNA,” IEEE RFIC Symp. Dig., pp. 31-34, 2006.
- [21] J. Kim, S. Hoyos, and J. Silva- Martinez, “Wideband Common Gate CMOS Low-Noise Amplifier Employing Dual Negative Feedback With Simultaneous Noise, Gain and Bandwidth Optimization,” IEEE Trans. Microwave Theory & Tech, vol. 58, no. 9, pp. 2340-2351, 2010.
- [22] K. Wang, K. Seng Yeo, K. Mal, and Zh. Wang, “An Inductorless and Capacitorless LNA with Noise and Distortion Cancelation,” IEEE Computer Research and Development (ICCRD) Conf. vol. 3, pp. 270-274, 2011.
- [23] Ro. Min WENG, Ron-Chi KUO, and Po-Cheng LIUN, “An Ultra-Wideband LNA with Notch Filter,” IEEE, 2007.
- [24] T. K. K. Tsang, K.-Y. Lin, and M. N. El-Gamal, “Design techniques of CMOS UWB amplifier for multistandard communication,” IEEE Trans. Circuit Syst. II, vol.55, no. 3, pp. 214-218, 2008.
- Circuits Syst. I, Reg. Papers, vol. 58, no. 1, pp. 22-36, 2011.
- [14] A. J. Scholten, L. F. Tiemeijer, R. van Langevelde, R.J. Havens, A.Zegers-van Duijnhoven, and V. C. Venezia, “Noise modeling for RF CMOS circuit simulation” IEEE Trans. Electron Devices, vol. 50, pp.618-632, 2003.
- [15] D. M. Pozar, “Microwave Engineering,” New York: Wiley,1998.
- [16] Ch. Liang, P. Rao, T. Huang, and Sh. Chung, “Analysis and Design of Two Low-Power Ultra-Wideband CMOS Low-Noise Amplifiers With Out-Band Rejection,” IEEE Trans. Micro Wave Theory And Tech, vol. 58, no. 2, pp.277-286.
- [17] S.-K. Tang, K.-P. Pun, C.-S. Choy, C.-F. Chan, and K. N. Leung, “A fully differential band-selective Low- Noise Amplifier for MB-OFDM UWB Receivers,” IEEE Trans . Circuits Syst., vol. 55, no. 7, pp. 653-657, 2008
- [18] Y. Gao, Y. J. Zheng, and B. L. Ooi, “0.18 μ m CMOS dual- band UWB LNA with interference rejection,” Electron. Lett., vol. 43, no. 20, pp. 1096-1098, 2007.
- [19] R. E. Amaya, N. G. Tarr, and C. Plett, “A 27 GHz fully integrated CMOS distributed

