

الگوریتم جانمایی سه بعدی مناسب برای بهبود راندمان مدارات مجتمع

علی ناصری^۱، مهدی عبوضی^۲^۱دانشیار، دانشگاه جامع امام حسین (ع)، anaseri@ihu.ac.ir^۲کارشناس ارشد الکترونیک، دانشگاه جامع امام حسین (ع)

چکیده

به طور معمول برای تولید مدارات مجتمع از جانمایی دوبعدی استفاده می شود. جانمایی دوبعدی به دلیل استفاده زیاد از ارتباطات، تلفات بالایی دارد همچنین تراکم المان ها در آن کم است. برای رفع این مشکل، روش جانمایی سه بعدی مطرح شد. در این جانمایی به جای چیدمان المان ها در یک ردیف به صورت دوبعدی، المان ها در سه بعد چیدمان می شوند. این موضوع به دلیل کمتر شدن فاصله ارتباطی بین المان ها تلفات کمی دارد و از طرفی تراکم المان ها در آن بیشتر است. در این مقاله الگوریتم های، جانمایی سه بعدی با استفاده از ترتیب استفاده شده در جانمایی دوبعدی، آنالیز جانمایی سه بعدی با MPL و جانمایی سه بعدی به صورت هم زمان با جانمایی دوبعدی با MPL از لحاظ ساختار و عملکردی بررسی شده و برای ارزیابی آن ها، FFT عنصر پردازش پروانه ای (PE) و یک بلوک رمزگذاری پیشرفته استاندارد (AES) و یک دیگودر چند ورودی چند خروجی بی سیم (MIMO) با روش های مذکور پیاده سازی شده است. در این مقاله جانمایی سه بعدی برای مسیریابی کامل انجام می شود و بعد با جانمایی دوبعدی از لحاظ کارایی و مصرف توان مقایسه می شوند. استفاده از این روش ها به ما نشان می دهد که به کارگیری فیس توفیس مجتمع به وسیله میکروبیوس در اتصالات در الگوریتم جانمایی، به طور متوسط، بیشینه کلاک و سرعت بلوک رمزگذاری AES را ۱۵/۳٪ و بیشینه کلاک و سرعت بلوک مازول PE را ۲۲/۶٪ و همچنین بیشینه کلاک و سرعت مازول MIMO را ۱۷/۱٪ بهبود می بخشد، این در حالی است که به کارگیری این روش ها متوسط کاهش توان مصرفی ۲/۶٪ را برای مازول AES و متوسط کاهش توان ۱۲/۹٪ را برای مازول PE و همچنین متوسط کاهش توان مصرفی برای مازول MIMO ۵/۱٪ به دنبال داشته است.

کلید واژه: جانمایی سه بعدی، dogic-on-logic مدار مجتمع، مازول PE، مازول AES


مقدمه

در مجموع باعث کاهش ۳۲٪ سیم ارتباطی در ۵ لایه ISPD شده است. در مرجع [۲]، مازول golem3 با استفاده از روش جانمایی سه بعدی استاندارد پیاده سازی شد که نتیجه آن کاهش ۲۱/۴ در صد سیم ارتباطی بوده است. در مرجع [۳] در یک کلاس جانمایی سه بعدی سعی در مصالحه بین مقدار سیم استفاده شده و تعداد TSV داشته و تلاش می کند روشی برای بهینه سازی در جانمایی دوبعدی ارائه نماید. همه کارهای انجام شده تمرکز روی کاهش طول سیم استفاده شده است به خاطر اینکه در کاهش توان مصرفی و راندمان تأثیر بسزایی دارد. فلذا در این مقاله مبنای ارزیابی، پارامترهای توان مصرفی و کارایی انتخاب گردید. در این مقاله سه مازول AES، MIMO و PE با روش logic-on-logic به صورت سه بعدی پیاده سازی شد و از لحاظ توان مصرفی و کارایی مورد بررسی قرار گرفت. در تحقیق مذکور طول سیم کشی به طور قابل توجهی کاهش می یابد. کاهش سیم کشی بر روی تراشه مجتمع سه بعدی باعث

مدار مجتمع های سه بعدی که در حال ظهور هستند را می توان به عنوان یک راه مطمئن برای غلبه بر مشکلات مدار مجتمع های دوبعدی در اتصالات و بهبود عملکرد به حساب آورد. منطقه رد پای کوچک تر منجر می شود که طول کل سیم در مدارهای سه بعدی نسبت به مدارهای دوبعدی کاهش یابد؛ بنابراین مدارهای سه بعدی پتانسیل بالایی برای بهبود کارایی دارد. طول سیم کوتاه تر نیز باعث کاهش مصرف توان و بهبود ازدحام مسیریابی شود. کاهش ازدحام به نوبه خود می تواند در کاهش تعداد لایه های فلزی برای مسیریابی در هر تراشه و کاهش تعداد لایه های فلز می تواند به کاهش هزینه منجر شود. در ابتدا Hentschke و همکارانش در مرجع [1] در این زمینه روش ارائه نمودند و سپس Deng و همکارانش در مرجع [2] و نهایتاً Cong و همکارانش در مرجع [3]، تاکنون اقدامات مؤثری در خصوص جانمایی سه بعدی ارائه نموده اند. در مرجع [1] یک الگوریتم جانمایی درجه دوم برای سلول های استاندارد ارائه شده است که

¹ Microbumps
² Footprint

Tezzaron Super-contact TSV	۱/۲ با ۱/۲	۱/۷۶	همه	ندارد
Tezzaron Copper Microbump	۴/۴ با ۴/۴	۵/۰	هیچ	دارد



شکل ۱. سه نمونه از موارد مختلف با اتصالات و بسترهای آن‌ها نشان داده شده [۷] [۸] [۹]

به قرار دادن‌های سنتی که در آن از ابزارهای تجاری استفاده می‌شود جانمایی دوبعدی با ابزارهای خارج از قفسه‌آگفته می‌شود. در ابزارهای تجاری برای هر دو جانمایی دوبعدی و سه‌بعدی جهت مسیریابی از کیدنس ایکودر استفاده می‌شود. این نرم‌افزار برای استفاده هر دو جانمایی بسیار مناسب است چون اطمینان خوبی برای مقایسه بین جانمایی سه‌بعدی و دوبعدی ارائه می‌دهد.

الگوریتم تروفلسون

یکی از الگوریتم‌های مطرح برای جانمایی سه‌بعدی توسط تروفلسون و همکارانش در مرجع [۱۴] ارائه شده است. مبنای الگوریتم مذکور الگوریتم لی Lee's است که در مرجع [۱۵] آمده است. الگوریتم لی به این صورت است:

با توجه به مجموعه نقاط از $s = \{s_1, \dots, s_n\}$ که در \mathbb{R}^3 هستند، در خوشه‌های k قرار داده می‌شود:

۱- فرم ماتریس ترکیب $A \in \mathbb{R}^{n \times n}$ به‌وسیله $A_{ij} = \exp(-\|s_i - s_j\|^2 / 2\sigma^2)$ اگر $i \neq j$ و $A_{ij} = 0$ باشند، تعریف می‌شود.

۲- تعریف D به‌صورت ماتریس قطری است که (i, i) ، مجموع از A ها ردیف است و ماتریس آن به‌صورت $L = D^{-1/2} A D^{-1/2}$ ساخته می‌شود.

۳- پیدا کردن x_1, x_2, \dots, x_k که بزرگ‌ترین بردار ویژه در L است (بردار ویژه متعامد در این تکرارها انتخاب می‌شود)، و ماتریس $X = [x_1, x_2, \dots, x_k] \in \mathbb{R}^{n \times k}$ بردارهای ویژه در ستون انباشته می‌شوند.

کاهش مصرف انرژی و افزایش کارایی می‌شود. در این مقاله تأکید بر انتخاب ماژول‌های با کلاس‌های مختلف است. به همین دلیل سه ماژول عنصر پردازشی پروانه‌ای^۳، رمزگذاری استاندارد و جستجوی پیشرفته^۴ ماژول چند ورودی و چند خروجی دیکودر بیسیم^۵ انتخاب گردید. عنصر پردازشی پروانه‌ای یک طراحی کم‌مصرف همراه با یک چند برابر کننده و دو عدد جمع کننده است. رمزگذاری پیشرفته استاندارد بلوک یک ماژول رمزگشایی از مخزن Open Cores است که مسیر بحرانی بسیار کوتاه‌تر از پردازش پروانه‌ای دارد. ماژول چند ورودی و چند خروجی دیکودر بیسیم، طراحی آشکارسازی است که از تعدادی زیادی فلیپ فلاپ و همچنین شیفت رجیسترها تشکیل شده است.

فناوری یکپارچه سه‌بعدی

پیشرفت علم دیجیتال مدیون پیشرفت در فناوری ساخت مدارات مجتمع است. یکی از تحولات عمده در مسیر این پیشرفت دستیابی به فناوری جانمایی سه‌بعدی می‌باشد. در فرایند یکپارچه‌سازی سه‌بعدی، سه پارامتر زیر مدنظر قرار می‌گیرند:

- ❖ ردپای^۶
- ❖ حداقل فضایی که امان‌ها در کنار هم قرار داده می‌شود
- ❖ لایه‌های فلزی که توسط میان‌راه، روی شبکه مسدود شده است.

جدول ۱ چند نمونه از فناوری‌های تزارون^۷ که برای جانمایی‌های سه‌بعدی استفاده می‌گردد، آورده شده است. در این مقاله استفاده از پارامترهای فناوری تزارون ۱۳۰ نانومتر (مرجع [۷]) برای تمام جانمایی‌های سه‌بعدی استفاده می‌شود. استفاده از این فناوری باعث می‌شود که اتصالات، لایه مسیریابی را مسدود نکنند، زیرا همان‌طور که در شکل ۱ نشان داده شده است در پیکربندی برای اتصال بین دولا‌یه‌ها از میکروبووس درفیس تو فیس به‌جای TSV استفاده می‌شود. [6]

جدول ۱. انواع جانمایی‌های سه‌بعدی [۶]


شبکه	بلوک	گام	ردپا	روش
ندارد	همه	۳/۹	۲/۵ با ۲/۵	MIT Laser-Drilled TSV

^۶ footprint
^۷ Tezzaron
^۸ Off-the-shelf tools

^۳ Butterfly processing element (PE)
^۴ Advanced Encryption Standard (AES)
^۵ MIMO

الگوریتم پیشنهادی

الگوریتم پیشنهادی که مبتنی بر الگوریتم ترافل سون است در شکل ۲ نشان داده شده است.



شکل ۲. الگوریتم پیشنهادی

ابتدا لیستی که از طراحی بدست آمده را با نت لیستی که توسط هایپرگراف در این سلول های استاندارد بدست آمده مطابقت داده می شود. سپس هایپرگراف به دو قسمت مساوی و متعادل تقسیم می شود تا در آن کمترین لبه ممکن ایجاد شود. در پارتیشن بندی hMetis و پارتیشن بندی در فضا تعادل، توجه خاصی به کمینه تعداد لبه ها می شود. این کار برای جلوگیری از هدر رفت لبه ها استفاده می گردد. بعد از آن جانمایی، از نرم افزار کیدنس اینکودر استفاده می شود. در این مرحله در لایه اول جانمایی دوبعدی بدون هیچ محدودیتی بین های خروجی و ورودی قرار داده می شوند. سپس مرحله دوم جانمایی برای لایه دوم، دنبال می گردد. این جانمایی به وسیله آنالیز سه بعدی پلیسر اجرا می شود. در این مرحله آنالیز فرمول بندی و حل مسئله جانمایی های سه بعدی و مسئله غیرخطی (NPL) انجام می گیرد. در این مسئله مقادیر افقی (x,y) برای هر سلول و مقدار عمودی اتصال هر لایه را z می نامیم. لایه های میانی انتساب، اجازه جانمایی بین دولایه هم سایه را می دهند. NLP بدین منظور استفاده می گردد که با

- ۴- ماتریس Y با بهبود بخشیدن به طول ردیف ها در ماتریس X به دست می آید. $(Y_{ij} = X_{ij}/(\sum_j X_{ij}^2)^{1/2})$
- ۵- بهبود بخشیدن هر ردیف از Y از هر نقطه \mathbb{R}^k ، k را با k -means یا هر الگوریتم دیگر (که در آن اعوجاج حداقل است) خوشه بندی انجام داده می شود.
- ۶- نهایتاً، اختصاص نقطه اصلی S_i به خوشه z ، اگر و تنها اگر ردیف i از ماتریس Y به خوشه z اختصاص داده شود.

در اینجا، می توان با سنجش پارامتر σ^2 چگونگی سرعت میل A_{ij} که با فاصله z_j و S_i می افتد را کنترل کرد، در نگاه اول، درک کمی از این الگوریتم به نظر می آید ولی زمانی که k -means مرحله ۵ اجرا می شود، k -means به صورت مستقیم خوشه های رضایت بخش را ارائه می دهد. در الگوریتمی که ترافل سون و همکارانش ارائه داده اند به این گونه است که یک شبکه تولید می شود که متناظر با شبکه سه بعدی است. هر سیمی که بین جانمایی لایه ها انتخاب می شود بسیار نزدیک به ترمینال ها در لایه های کلاک می باشد. بعد از جانمایی اولیه، عملیات انتقال به بسیاری از شبکه های مربع صورت می گیرد. عملیات انتقال از شبکه های مربعی که دارای بیشترین تعداد سیم ها می باشد شروع خواهد شد. عملیات انتقال بدین صورت کار می کند که با استفاده از الگوریتم لی کوتاه ترین مسیر را در شبکه مربع پیدا می کند. در این میان محتوای بسیاری از شبکه مربع به شبکه های آزاد انتقال پیدا می کنند که خود باعث می شود که تعداد میان راه ها به یک راه کاهش پیدا کند. عملیات انتقال تا وقتی که مربع سیم بین ردیف قرار نگیرد ادامه می یابد. این الگوریتم در زیر نشان داده شده است:

Input: Location of cells that connect to 3D vias
Output: The 3D via assignment
 AssignEveryInterTierSignalToNearestGridSquare();

```

Foreach Grid Square  $i, j$  do
    If 3D vias assigned to  $i, j > 1$  then
        While 3D vias assigned to  $i, j > 1$  do
             $K = \text{ShortestPathToFreeGridSquare}()$ ;
            Foreach 3D via on path  $k$  do
                Shift3DViaAlongPath();
            End
        End
    End
End
    
```

Synopsys تبدیل به گیت و نت لیست می‌شوند. در سطح گیت، مکان‌های نت لیست به نرم‌افزار کیدنس داده که نتایج آن برای لایه‌های مختلف در جدول ۲ آمده است.

جدول ۲. تعداد لایه‌های سه‌بعدی استفاده شده به وسیله الگوریتم جانمایی برای ۳ مازول

مطلوبیت	لایه سه‌بعدی موجود	لایه سه‌بعدی استفاده‌شده	PE 3D Seq.
۵٪/۱۸	۶۲۴۱	۳۶۲	PE 3D Seq.
۴٪/۹	۴۹۰۰	۲۴۰	AES 3D Seq
۳۲٪	۸۲۱۸	۲۶۹۸	MIMO 3D Seq

جدول ۲ تعداد لایه‌های استفاده شده مازول‌های مورد مطالعه را نیست به کل لایه‌های در اختیار، را نشان میدهد همان‌طور که در جدول آمده است برای مازول PE، ۵/۸٪ و برای مازول AES، ۴/۹٪ و برای مازول MIMO، ۲۲٪ لایه استفاده شده است. برای هر جانمایی، سلول‌ها با کلاک سیگنال مشخصی در هر لایه ثابت نگه داشته می‌شوند. ثابت نگه داشته شدن سلول‌ها در یک لایه طراحی باعث می‌شود طراحی ما نسبت به روندها متنوع برای تمام کلاک‌های بافر از مقاومت بیشتر برخوردار باشد. پس از مسیریابی، نویز حاصل را می‌توان از طریق فایل SPEF برای اندازه‌گیری تمام مسیر یابی محاسبه کرد. فایل SPEF را می‌توان در Synopsys در مرحله اول خواند و در زمان اولیه به شینه دوره کلاک از طریق SPEF اندازه گرفت. با توجه به محدودیت زمان، جانمایی حقیقی سه‌بعدی به صورت کامل انجام نشده است. نتایج حاصل از انجام جانمایی سه مازول با الگوریتم پیشنهادی در جدول ۳ آمده است. جدول ۴ نیز نتایج حاصله از جانمایی دو بعدی در مرجع [۳] را نشان می‌دهد.


جدول ۳: نتایج حاصل از جانمایی سه‌بعدی سه مازول با الگوریتم پیشنهادی

تمام توان (mW)	توان پارازیت (mW)	بیشینه فرکانس (MHz)	تمام طول سیم (mm)	تمام توان (mW)
۵/۶۹۲	۱/۵۱۶	۳۳/۸۴	۴۸۷/۳	PE 3D Seq
۳۷/۰	۴/۱	۲۸۹/۰۲	۴۲۳/۹	AES 3D Seq
۴۱/۰	۴/۱	۲۵۹/۰۷	۹۷۳/۰	MIMO 3D Seq

آن بتوان طول سیم برای (HPWL) را محاسبه و تعداد لایه‌های سه‌بعدی را تعیین نماید، در این مرحله با محدودیت فضای محدود در سلول‌های استاندارد روبه‌رو بوده که باعث می‌گردد کمترین گنجایش در ویفر برای جانمایی سه‌بعدی به وجود آید. در جانمایی سه‌بعدی مازول‌های AES, MIMO و PE، با محدودیت در کوچک‌سازی برای هر ردیف مواجه خواهیم بود. برای رفع این مشکل در مرحله بعد شبه جانمایی سه‌بعدی با MPL-3D اجرا می‌شود. در این الگوریتم جانمایی لایه‌های اتصال فقط برای بخش hMetis انجام می‌گیرد. در این روش به جای اجرا دو بخش از جانمایی دو بعدی به صورت جداگانه، از MPL-3D می‌خواهیم که لایه‌های انتساب z را ثابت کند و فقط مقادیر افقی به‌عنوان متغیر باشند. این جانمایی در همین بخش برای هر لایه تأثیر مستقیم لایه‌های دیگر را بهبود می‌بخشد. به‌منظور آنالیز قدرت و کارایی برای logic-on-logic سه‌بعدی، نیاز است مسیریابی برای مکان سلول‌ها کامل شود. خوشبختانه از این لحاظ، تفاوت کمی بین دو بعدی و سه‌بعدی وجود دارد چون لایه‌های فلزی متعدد که استفاده می‌شود برای مسیریابی ساختار سه‌بعدی، شبیه سیم بندی در ساختار دو بعدی است. پس در الگوریتم پیشنهادی این مقاله، تجزیه و تحلیل مشکل مسیریابی سه‌بعدی و حل آن با ابزارهای دو بعدی مدنظر می‌باشد.

ارزیابی

همان‌طور که در بخش قبل گفته شد سه مازول AES, MIMO و PE توسط الگوریتم پیشنهادی جانمایی شد برای نمایش آنچه انجام شده نمای بالا و پایین یکی از مازول‌ها (مازول AES) را در شکل ۳ نشان داده شده است.



شکل ۳. نمای بالا و پایین حاصله از جانمایی سه‌بعدی مازول AES نتیجه جانمایی سه‌بعدی، مازول‌های AES, MIMO و PE در این بخش خواهد آمد. مازول‌های مذکور توسط نرم‌افزار

جدول ۵ درصد بهبود الگوریتم جاننشانی را نشان می‌دهد به طوری که در ماژول PE سه بعدی تمام طول سیم ۱۷/۱ در صد کم شده است، بیشینه فرکانس ۷/۱ درصد زیاد شده است، توان پارازیت ۱۵/۵ درصد کم شده و همچنین تمام توان مصرفی ۴/۷ در صد کم شده است. در ماژول AES سه بعدی تمام طول سیم ۸/۰ در صد کم شده است بیشینه فرکانس ۱۵/۳ بیشتر، توان پارازیت ۱۹/۶ درصد کم و تمام توان مصرفی ۲/۶ کم شده است. همچنین ماژول دیکدور چند ورودی چند خروجی (MIMO) سه بعدی تمام طول سیم آن ۲۱۶/۱ در صد بیشتر، بیشینه فرکانس ۱۷/۱ بیشتر است، توان پارازیت ۳۴/۹ در صد کم و تمام توان مصرفی ۵/۱ درصد کم شده است. تحلیل نتایج فوق حاکی از آن است که نتایج جاننشانی سه بعدی با الگوریتم پیشنهادی برای دو ماژول PE و AES بهتر از جاننشانی دوبعدی آن‌ها هست؛ الگوریتم مذکور دیکدور MIMO را از لحاظ همه پارامترها به غیر از طول سیم بهبود داده است.

نتیجه گیری

در این مقاله الگوریتمی مبتنی بر الگوریتم ترولفسون و همکاری‌های برای جاننشانی سه بعدی ارائه شد و سپس سه ماژول PE، AES، MIMO که نتایج دوبعدی آن در مقاله مرجع [۳] در دسترس بود با الگوریتم پیشنهادی پیاده سازی شد. در این پیاده سازی از نرم افزار کیدنس استفاده گردید. نتایج حاصل از پیاده سازی‌های حاکی از آن است که با استفاده از logic-on logic می‌توان بیشینه فرکانس کلاک را بیش از ۲۲/۶٪ و توان مصرفی را بیش از ۱۲/۹٪ برای مدارهای مختلف بهبود بخشید. علت این بهبود استفاده از فناوری میکرو بوس به جای TSV است که مسیریابی را مسدود نکرده است.

مراجع

[1] N. Moezzi-Madani, T. Thorolfsson, and W. Davis, "A low-area flexible mimo detector for wifi/wimax standards," in DATE '10: Proceedings of the 2010 Design, Automation and Test Conference, mar. 2010, pp. 1633–1636

[2] R. Hentschke, G. Flach, F. Pinto, and R. Reis, "Quadratic placement for 3d circuits using z-cell shifting, 3d iterative refinement and simulated annealing," in SBCCI '06: Proceedings of the 19th annual symposium on Integrated circuits and systems design. New York, NY, USA: ACM, 2006, pp. 220–225

[3] Y. Deng and W. P. Maly, "Interconnect characteristics of 2.5-d system integration scheme," in ISPD '01: Proceedings of the 2001 international symposium on Physical design.

جدول ۴: نتایج جاننشانی دوبعدی سه ماژول در مرجع [۳]

تمام توان (mW)	توان پارازیت (mW)	بیشینه فرکانس (MHz)	تمام طول سیم (mm)
۵/۹۷۵	۱/۷۹۴	۳۱/۶۱	۵۸۸/۰
۳۸/۰	۵/۱	۲۵۰/۶۳	۴۶۰/۹
۴۳/۲	۶/۳	۲۲۱/۲۳	۳۰۷/۸

همان‌طور که در جداول ۳ و ۴ دیده می‌شود نتایج ماژول PE دوبعدی تمام طول سیم ۵۸۸ میلی‌متر، بیشینه فرکانس ۳۱/۶۱ مگاهرتز، توان پارازیت ۱/۷۹۴ میلی وات و کل توان مصرفی آن ۵/۹۷۵ میلی وات است. این در حالی که نتایج ماژول PE سه بعدی تمام طول سیم ۴۸۷/۳، بیشینه فرکانس ۳۳/۸۴ مگاهرتز، توان پارازیت ۱/۵۱۶ میلی وات و تمام توان مصرفی ۵/۶۹۲ میلی وات است. نتایج ماژول AES دوبعدی نیز تمام طول سیم ۴۶۰/۹ میلی‌متر، بیشینه فرکانس ۲۵۰/۶۳ مگاهرتز، توان پارازیت ۵/۱ میلی وات و تمام توان مصرفی ۳۸/۰ میلی وات است این در حالی است که نتایج ماژول AES سه بعدی تمام طول سیم ۴۲۳/۹ میلی‌متر، بیشینه فرکانس ۲۸۹/۰۲ مگاهرتز، توان پارازیت ۴/۱ و تمام توان مصرفی آن ۳۷/۰ است. نتایج دیکدور چند ورودی چند خروجی دوبعدی ۳۰۷/۸ میلی‌متر، بیشینه فرکانس ۲۲۱/۲۳ مگاهرتز، توان پارازیت آن ۶/۳ میلی وات و تمام توان مصرفی ۴۳/۲ میلی وات است این در حالی است که نتایج جاننشانی سه بعدی دیکدور چند ورودی چند خروجی نشان می‌دهد طول سیم ۹۷۳/۰ میلی‌متر، بیشینه فرکانس ۲۵۹/۰۷ مگاهرتز، توان پارازیت ۴/۱ میلی وات و تمام توان مصرفی ۴۱/۰ است. برای مقایسه بهتر نتایج جاننشانی با الگوریتم پیشنهادی و نتایج جاننشانی دوبعدی مرجع [۳] مقادیر در قالب درصد بهبود در جدول ۵ آمده است.

جدول ۵: در صد بهبود جاننشانی سه بعدی (الگوریتم پیشنهادی) نسبت به جاننشانی دوبعدی

تمام توان (درصد تغییر)	توان پارازیت (در صد تغییر)	بیشینه فرکانس (در صد تغییر)	تمام طول سیم (در سیم در صد تغییر)
۴/۷٪-	۱۵/۵٪-	۷/۱٪+	۱۷/۱٪-
۲/۶٪-	۱۹/۶٪-	۱۵/۳٪+	۸/۰٪-
۵/۱٪-	۳۴/۹٪-	۱۷/۱٪+	۲۱۶/۱٪+

- toAlbum/Products/Wafer Pair
SuperContacts.html
- [10] G. Karypis and V. Kumar, "Multilevel k-way hypergraph partitioning," in Design Automation Conference, 1999. Proceedings. 36th, 1999, pp. 343–348
- [11] J. Cong and G. Luo, "A multilevel analytical placement for 3d ics," in ASP-DAC '09: Proceedings of the 2009 Asia and South Pacific Design Automation Conference. Piscataway, NJ, USA: IEEE Press, Jan. 2009, pp. 361–366.
- [12] R. Enbody, G. Kwee, and H. Tan, "Routing the 3-d chip," in Proceedings of the 1991 Design Automation Conference, 1991, pp. 132–137.
- [13] C. C. Tong and C.-L. Wu, "Routing in a three-dimensional chip," Computers, IEEE Transactions on, vol. 44, no. 1, pp. 106–117, jan. 1995.
- [14] T. Thorolfsson, N. Moezzi-Madani, and P. D. Franzon, "Reconfigurable five layer 3d integrated memory-on-logic synthetic aperture radar processor," To appear in Computers Digital Techniques, IET, vol. 4, no. 6, dec. 2010.
- [15] C. Lee, "An algorithm for path connections and its applications," IRE Transactions on Electronic Computers, vol. 10, no. 2, pp. 346–365, 1961.
- New York, NY, USA: ACM, 2001, pp. 171–175
- [4] J. Cong, G. Luo, J. Wei, and Y. Zhang, "Thermal-aware 3d ic placement via transformation," in Design Automation Conference, 2007. ASP-DAC '07. Asia and South Pacific, Jan. 2007, pp. 780–785
- [5] Y. Xie, J. Cong, and S. Sapatnekar, Eds., Three-Dimensional Integrated Circuit Design: EDA, Design and Microarchitectures, Springer Publishers, 2009.
- [6] V. Suntharalingam, R. Berger, and Others, "Megapixel cmos image sensor fabricated in three-dimensional integrated circuit technology," Solid-State Circuits Conference, 2005. Digest of Technical Papers. ISSCC. 2005 IEEE International, pp. 356–357 Vol. 1, Feb. 2005
- [7] R. Patti, "Three-dimensional integrated circuits and the future of system-on-chip designs," Proceedings of the IEEE, vol. 94, no. 6, pp. 1214–1224, June 2006.
- [8] "Interlocking conductor method for bonding wafers to produce stacked integrated circuits," U.S. Patent 6 838 774, January 4 2005.
- [9] Tezzaron. Wafer stack with super-contacts. Available:[http://www.tezzaron.com/about/PhotoAlbum/Products/Wafer Pair SuperContacts.html](http://www.tezzaron.com/about/PhotoAlbum/Products/Wafer%20Pair%20SuperContacts.html)