

## طراحی همزمان بلوکهای تقویت کننده کم نویز و محدودکننده توان برای تطبیق بهینه نویز

سید حسین علوی لواسانی<sup>۱\*</sup>، علی مدی<sup>۲</sup>

<sup>۱</sup>پژوهشکده برق و فناوری اطلاعات، سازمان پژوهشهای علمی و صنعتی ایران

<sup>۲</sup>دانشیار دانشکده برق و کامپیوتر، دانشگاه صنعتی شریف

### چکیده

در این مقاله طراحی همزمان بلوکهای تقویت کننده کم نویز (LNA) به همراه محدودکننده توان (limiter) به روش تطبیق امپدانس نویز بمنظور حداقل نمودن عدد نویز ورودی سیستم مورد بررسی قرار گرفته است. در این راستا روش طراحی بلوک تقویت کننده کم نویز برای حداقل نویز و بهره توان 15 dB در فرکانس مرکزی، بلوک محدودکننده توان برای تحمل توان ورودی 5 وات (37 dBm)، روش تطبیق دو بلوک بمنظور رسیدن به حداقل عدد نویز و حداکثر توان انتقالی از محدودکننده توان به تقویت کننده کم نویز به تفصیل ارائه شده و نتایج با حالتی که تطبیق امپدانس 50 اهم بین تقویت کننده کم نویز و محدودکننده توان برقرار باشد، مقایسه شده است. همچنین در خروجی سیستم از یک فیلتر میان گذر بمنظور حذف سیگنالهای ناخواسته خارج از پهنای باند و جلوگیری از ایجاد نویز در بلوکهای بعدی استفاده شده است. روش مذکور در طراحی و ساخت تقویت کننده کم نویز به همراه محدودکننده توان با پروسه 0.25 AlGaAs/InGaAs pHEMT برای باند فرکانسی 8.5-9.5GHz با فرکانس مرکزی 9GHz و تضعیف 25dB در خارج از محدوده 1GHz از محدوده فرکانس کاری مدار بکارگرفته شده و نتایج شبیه سازی شده و اندازه گیری شده نمونه ساخته شده آن نمایش داده شده است.

### کلیدواژه

تقویت کننده کم نویز، محدودکننده توان، فیلتر میان گذر

### مقدمه


دیودهای موازی-معکوس بالاتر باشد، دیودها روشن شده و باعث تضعیف سیگنال در شبکه محدودکننده شده و مانع از آسیب رسیدن به بخشهای بعدی گیرنده می شود. محدودکننده توان غیرفعال مبتنی بر دیود شاتکی بدلیل عدم وجود اثرات طبقه حاملهای اقلیت، عملکرد بهتری نسبت به دیود p-i-n مخصوصا در فرکانس مایکروویوی بالاتر و موج میلیمتری نشان می دهد و در عین حال بدلیل امکان ادغام با تقویت کننده کم نویز و پاسخ فرکانسی پهن باند گزینه مناسبی هستند. این ساختار متشکل از چند طبقه دیود شاتکی موازی-معکوس می باشد که در آن طبقات ابتدایی از دیودهای شاتکی بزرگتر جهت محدود کردن بیشتر توان و طبقات انتهایی با استفاده از دیودهای کوچکتر برای محدود نمودن توان باقیمانده نشی استفاده می شود. ساختار مدار مجتمع تقویت کننده کم نویز و محدودکننده توان با دیود شاتکی برای باند فرکانسی Ku و تحمل حداکثر توان 2W از 24-33dBm در پروسه GaAs-mHEMT در مرجع [۱] و برای باند فرکانسی X و Ka برای تحمل توان 1.5W با مقدار تضعیف مختلف در دوباند فرکانسی

تقویت کننده کم نویز به همراه محدودکننده توان یک بخش اصلی از سیستم گیرنده است که بهینه سازی عملکرد آن تاثیر بسزایی در عملکرد کل سیستم گیرنده دارد. محدودکننده توان بمنظور محافظت از گیرنده و مخصوصا تقویت کننده کم نویز در برابر آسیبهای ناشی از سیگنال توان بالای بلاکر یا سیگنال نشی فرستنده به گیرنده مورد استفاده قرار می گیرد. اما از آنجاکه محدودکننده توان در ورودی گیرنده قرار دارد، لذا می-بایست نسبت به حداقل رساندن تاثیرات نامطلوب آن در سیستم راهکار مناسب در نظر گرفت. مهمترین تاثیر نامطلوب این بخش در عدد نویز گیرنده است.

یکی از انواع مرسوم محدودکننده توان را می توان محدودکننده غیرفعال مبتنی بر دیود بدلیل عملکرد خوب آنها برشمرد. در این روش در هنگام عبور سیگنال کوچک، دیودها خاموش بوده و محدودکننده توان دیودی امکان عبور سیگنال را می دهد ولی در زمان عبور سیگنال بزرگ که مقدار آن از سطح آستانه

تضعیف سیگنالهای ناخواسته خارج از محدوده پهنای باند سیستم بمنظور جلوگیری از اثرات نامطلوب در بخشهای بعدی طراحی شده است.

ساختار خود بایاس به اینگونه عمل می کند که بدون نیاز به بایاس گیت ترانزیستور با قراردادن مقاومت بین سورس و زمین یک ولتاژ منفی بین سورس و گیت ( $V_{GS}$ ) ایجاد می شود. این امر باعث کم شدن تعداد منابع تغذیه بایاس و در نتیجه کاهش نویز پارازیتی حاصل از این منابع خواهد شد. بمنظور جلوگیری از تاثیر نامطلوب مقاومت بین سورس و زمین در کارکرد سیگنال متناوب، مقاومت خود بایاس با یک خازن بایاس می شود. استفاده از سلف تبهگنی باعث کاهش حداقل عدد نویز ترانزیستور می گردد.



شکل ۱. شماتیک مدار تقویت کننده کم نویز

در یک شبکه دو پورته که نویز ولتاژ و نویز جریان بصورت همزمان در آن وجود دارد در صورت غالب بودن نویز ولتاژ بالا بردن امپدانس منبع و در صورت غالب بودن نویز جریان، پایین بردن امپدانس منبع باعث حداقل شدن عدد نویز می گردد. لذا برای مدار مذکور که هر دو منبع نویز بصورت مشخص وجود دارند، حداقل عدد نویز مدار را که در امپدانس ورودی بهینه نویز بوجود می آید محاسبه خواهیم نمود. برای مدار مربوطه دوایر عدد نویز ثابت برای فرکانس مورد نظر استخراج خواهد شد. بطور مرسوم تقویت کننده کم نویز به گونه ای طراحی می - شود که تطبیق امپدانس و تطبیق نویزی بصورت همزمان اعمال گردد. اما در این مقاله تقویت کننده کم نویز تنها برای عدد نویز بهینه طراحی شده و مدار محدودکننده برای تطبیق امپدانس با امپدانس ورودی مدار تقویت کننده کم نویز طراحی می شود. لذا در انتخاب سلف تبهگنی و دیگر اجزاء مدار تنها شرایط حداقل نویز در نظر گرفته می شود. همچنین برای جلوگیری از ورود سیگنالهای مزاحم خارج از باند به داخل سیستم و اشباع سیستم، مدار تانک LC در بین دو طبقه و فیلتر میان گذر درجه ۶ در خروجی تعبیه شده است. همچنین مدار تقویت کننده کم نویز و محدودکننده توان با همان مشخصات ولی با تطبیق امپدانس  $50\Omega$  طراحی شده و نتایج با حالت قبل مقایسه می شود.

در پروسه GaAs با دیود PIN در مرجع [۲] بررسی شده است. طراحی و پیاده سازی با دیود شاتکی برای تحمل توان  $28.9\text{dBm}$  برای باند فرکانسی  $34\text{-}36\text{GHz}$  و تلفات انتقالی  $4\text{dB}$  در مرجع [۳] و برای باند فرکانسی  $20.2\text{-}20.9\text{GHz}$  بطوریکه با استفاده از کوپلر هیبریدی  $90^\circ$   $3\text{dB}$  بهبود داده شده در مرجع [۴] آورده شده است.


بصورت مرسوم ورودی LNA و خروجی محدودکننده توان به  $50\Omega$  تطبیق می یابند و نهایتاً این دو بر روی تراشه و یا بصورت اتصالات بیرونی به یکدیگر متصل می شوند. در این روش اضافه شدن اتصالات بیرونی بعنوان منابع پارازیتی باعث کاهش پهنای باند در فرکانس بالای مایکروویو و از همه مهمتر باعث افزایش عدد نویز می شود. در این راستا طراحی همزمان دو مدار به این صورت که در ابتدا مدار تقویت کننده کم نویز با امپدانس ورودی بهینه نویز بجای امپدانس ورودی  $50\Omega$  طراحی شده و خروجی محدودکننده توان بصورت تطبیق یافته با امپدانس ورودی تقویت کننده کم نویز طراحی گردد. این امر باعث عملکرد نویزی بهینه مدار گیرنده و نیز حذف اتصالات اضافه که منابع پارازیتی بوده و باعث بهبود کیفیت عملکرد گیرنده می - شوند.

در این مقاله تقویت کننده کم نویز به همراه محدودکننده توان به روش تطبیق یافته بهینه نویزی و نیز تطبیق  $50\Omega$  طراحی و عملکرد نویزی آنها مقایسه می شود. در قسمت ۱ طراحی تقویت کننده کم نویز برای بهترین عدد نویز به همراه فیلتر میان گذر در خروجی مورد بررسی قرار می گیرد. در قسمت ۲ محدودکننده توان  $5\text{W}$  با تطبیق امپدانس خروجی دلخواه مورد بررسی قرار می گیرد. در قسمت ۳ نتایج شبیه سازی و اندازه گیری شده بررسی و در قسمت ۴ نتیجه گیری ارائه می گردد. مراجع نیز در قسمت ۵ بیان می گردد.

## تقویت کننده کم نویز فیلتر میان گذر

توپولوژی تقویت کننده کم نویز براساس مشخصات مورد نیاز از جمله پهنای باند، عدد نویز و بهره توان مشخص می گردد. توپولوژی های مختلف تقویت کننده کم نویز از قبیل سورس مشترک [۱۰]، CS [۱۱]، Current reuse [۱۱] و فیدبکی [۱۲] و ... در فرکانس های مایکروویو و موج میلیمتری مورد استفاده قرار می گیرد. در این مقاله برای داشتن عدد نویز بهینه و بهره بالا از توپولوژی دو طبقه سورس مشترک CS، خود بایاس به همراه سلف تبهگنی در سورس استفاده شده است. توپولوژی سورس مشترک بدلیل عملکرد نویز بهتر نسبت به دیگر توپولوژیها مزیت داشته و در این ساختار، طبقه اول برای حداقل عدد نویز و طبقه دوم برای حداکثر بهره توان مطابق شکل ۱ طراحی می شود. همچنین یک فیلتر میان گذر در خروجی جهت

می‌کند. درحالتیکه نوسان سیگنال نامطلوب توان بالا منفی باشد، سری دیودهای  $D_2$  روشن و سیگنال در آنها جذب میشود و درحالتیکه نوسان مثبت سیگنال نامطلوب توان بالا وارد محدودکننده توان شود سری دیودهای  $D_1$  روشن شده و بخش اصلی سیگنال نامطلوب جذب می‌شود. نهایتاً سیگنال نامطلوب توان بالای ورودی از طریق دیودهای سری  $D_1$  و  $D_2$  جذب شده و توان خروجی کوچکی وارد تقویت کننده کم نویز در طبقه بعدی می‌شود. در حالتیکه سیگنال کوچک مطلوب وارد محدودکننده توان شود بدلیل خاموش بودن دیودها تنها مسیر عبوری از محدودکننده به همراه اجزاء پارازیتی دیودها دیده خواهد شد. لذا این اجزاء به گونه‌ای طراحی خواهند شد که نهایتاً تطبیق امپدانس در خروجی به مقدار دلخواه صورت گیرد.



شکل ۳. توان ورودی به توان خروجی

براساس شکل ۳ در اینجا محدودکننده توان بصورتی طراحی می‌شود که برای توان ورودی  $5W$  ( $37dBm$ ) توان خروجی آن زیر  $100mW$  ( $20dBm$ ) قرار گرفته و به بیان دیگر ایزولاسیون  $17dB$  در برابر سیگنال نامطلوب  $5W$  از خود نشان دهد. مسئله اصلی دیگر در طراحی محدودکننده توان، نگهداشتن جریان عبوری از دیودها در مقداری کمتر از حداکثر جریان مجاز پروسه بمنظور جلوگیری از سوختن اجزاء محدودکننده توان است. برای حداکثر نمودن توان ورودی قابل تحمل، از مدل توزیع شده که متشکل از تعدادی شاخه دیودی است استفاده می‌شود. در این حالت عمل محدودکنندگی بین چندین شاخه توزیع می‌شود. ابعاد دیود در شاخه‌های ابتدایی بزرگتر بوده تا قادر به تحمل توان  $37dBm$  باشند و در شاخه‌های بعدی از دیودهای کوچکتر جهت تحمل توان نشتی از شاخه اول در محدوده  $30dBm$  استفاده می‌شود. دیودهای شاتکی در حالتی که غیرفعال هستند بصورت مدار باز عمل می‌کنند و اجزاء پارازیتی آن متشکل از یک خازن و مقاومت موازی  $C_j$  و  $R_j$  و یک مقاومت سری  $R_s$  بصورت شکل ۴ مدل می‌شود.

برای بدست آوردن حداقل عدد نویز مدار بطوریکه مقادیر  $F_{min}$ ،  $R_n$  و  $\Gamma_{opt}$  مشخص باشد، دواير عدد نویز ثابت بصورت زیر ترسیم می‌شوند [۹]:

$$C_F = \frac{\Gamma_{opt}}{1+N_i} \quad (1)$$


$$R_F = \frac{\sqrt{N_i^2 + N_i(1-|\Gamma_{opt}|^2)}}{1+N_i} \quad (2)$$

$$N_i = \frac{Z_0}{4R_n} (F - F_{min}) |1 + \Gamma_{opt}|^2 \quad (3)$$

بطوریکه  $C_F$  مرکز دواير و  $R_F$  شعاع آنها است. لذا هدف تنظیم امپدانس ورودی تقویت کننده در امپدانس بهینه نویز و یا در دواير نزدیک آن است.


### محدودکننده توان

همانطور که پیشتر نیز اشاره شد، محدودکننده توان دیودی بدلیل توان تحملی بالا یکی از انواع مرسوم جهت جلوگیری از آسیب‌رسیدن به ورودی حساس سیستم گیرنده از طریق بلاکر و یا سیگنال نشتی فرستنده می‌باشد. از آنجاکه محدودکننده توان قبل از تقویت کننده کم نویز قرار می‌گیرد لذا اثر قابل توجهی بر روی عدد نویز سیستم خواهد داشت. در این راستا با تطبیق نویز در خروجی محدودکننده و با حداقل رساندن تلفات در مدار محدودکننده، مقدار نویز تحمیلی به مدار به حداقل رسانده می‌شود. محدودکننده توان با فناوری‌های مختلف از قبیل محدودکننده فریتی، پلاسمایی و ادوات نیمه هادی نیز قابل تحقق می‌باشد. برای تولید انبوه و هزینه کمتر، فناوری تقویت کننده کم نویز و محدودکننده توان می‌بایست سازگار و قابل جمع بر روی یک تراشه مدار مجتمع باشد. در این حالت دو روش محدودکننده توان فعال با ترانزیستور و غیر فعال با دیود امکان‌پذیر است. دیود شاتکی نسبت به دیود  $p-i-n$  مزیت سرعت بالاتر و زمان بازیابی کوتاهتر را دارد [۷-۱].




شکل ۴. بلوک دیاگرام محدودکننده توان و تقویت کننده کم نویز در ورودی گیرنده


برای طراحی یک محدودکننده توان مهمترین مشخصه مقدار توان تحملی مورد نیاز است. برای تحمل  $5W$  توان ورودی می‌بایست محدودکننده توان بصورت شبکه دیودی موازی-معکوس مناسب طراحی گردد. این نوع محدودکننده بر اساس ساختار دیود موازی-معکوس با دو سری دیود  $D_1$  و  $D_2$ ، مطابق شکل ۲ می‌باشد که به عنوان یک سویچ محدودکننده جریان عمل



شکل ۵. شماتیک مدار محدودکننده توان دیودی



شکل ۶. مدار معادل سلف و خازنی محدودکننده توان دیودی




شکل ۷: دوائر عدد نویز

در ابتدا تقویت کننده کم نویز برای باند فرکانسی 8.5-9.5GHz به گونه ای طراحی می شود که بهره توان بالای 10dB در این بازه فرکانسی داشته و مقدار تضعیف خارج باند برابر 25dB در فاصله 1GHz داشته باشد. برای این منظور از فیلتر درجه ۶ در خروجی استفاده می شود. با استفاده از دوائر کمینه عدد نویز مدار، امپدانس ورودی را برابر امپدانس بهینه نویز قرار می دهیم. با شبیه سازی مدار تقویت کننده کم نویز دوائر نویز بصورت شکل ۷ خواهد شد.

جدول ۱. مقادیر خطوط انتقال مایکرواستریپی

مقادیر سلف	تطبیق امپدانس 50 ohm	تطبیق امپدانس نویز
L1	10000 $\mu\text{m}$	475 $\mu\text{m}$
L2	777 $\mu\text{m}$	434 $\mu\text{m}$
L3	1252 $\mu\text{m}$	326 $\mu\text{m}$
L4	746 $\mu\text{m}$	2510 $\mu\text{m}$



شکل ۴: مدار امپدانس داخلی دیود شاکلی

زمانیکه دیودها فعال می شوند بخش اصلی سیگنال نامطلوب توان بالا میبایست جذب دیودها گردد و بخشی از آن نیز به سمت منبع تغذیه بازتابیده می شود. بمنظور طراحی دیودها به گونه ای که در اثر سیگنال توان بالای ورودی آسیب نبینند، حداکثر جریان قابل تحمل توسط شاخه های محدودکننده توان را بدست خواهیم آورد [۱۳]:

$$P_{in} = \frac{V_G^2}{4R_{in}} \quad (4)$$

بطوریکه  $V_p$  ولتاژ rms ورودی و  $R_{in}$  امپدانس ورودی است که برابر با  $50\Omega$  تطبیق یافته است.

$$I_d = \frac{V_G}{R_{in}} = \frac{\sqrt{2}}{5} \sqrt{P_{in}} \quad (5)$$

که  $I_d$  جریان rms عبوری از دیودها بوده و پیک جریان عبوری از دیودها  $I_p$  بصورت زیر خواهد بود:

$$I_p = \sqrt{2} I_d = \frac{2}{5} \sqrt{P_{in}} \quad (6)$$

برای سیگنال با توان 5W مقدار پیک جریان عبوری برابر با 894mA خواهیم داشت. برای این منظور محدودکننده مورد استفاده از سه طبقه تشکیل می شود. طبقه اول از دو دسته ۵ عددی از دیود ۱۷ فینگر بصورت موازی - معکوس تشکیل شده است بطوریکه دیودهای سری باعث افزایش توان تحمیلی در هر دسته می شود. طبقه دوم از دو دسته ۴ عددی از دیود ۱۳ فینگر بصورت موازی - معکوس و طبقه سوم از دو دسته تک دیود ۱۸ فینگر بصورت موازی معکوس تشکیل شده است. بر اساس داده های موجود در کتاب مرجع پروسه P25 به ازای هر فینگر حدود 7.21mA امکان عبور جریان وجود دارد. لذا بصورت تئوری مدار مذکور امکان تحمل تا 7.8W توان ورودی را خواهد داشت.

نهایتاً با در نظرگرفتن مدل سلفی خطوط مایکرواستریپ بین طبقات و مدار معادل طبقات محدودکننده توان مطابق شکل ۶، مقادیر اجزاء به گونه ای درنظر گرفته می شود که امپدانس ورودی محدودکننده توان به  $50\Omega$  و امپدانس خروجی آن با مقدار بدست آمده از تقویت کننده کم نویز تطبیق یابد.

### نتایج شبیه سازی

طراحی و شبیه سازی های تقویت کننده کم نویز به همراه محدودکننده توان دیودی با استفاده از نرم افزار Agilent WIN (Advance Design System (ADS2014) با کیت طراحی pHEMT انجام شده و ساخت آن با پروسه فناوری AlGaAs-InGaAs 0.25 $\mu\text{m}$  انجام شده است.


امپدانس بهینه نویز تطبیق داده شود می توان به حداقل نویز مدار دست یافت.

بطوریکه امپدانس منبع بهینه نویز برابر با  $62.5+j85.6$  خواهد شد. لذا در صورتیکه امپدانس خروجی محدودکننده توان با

جدول ۲. مقایسه مشخصات مدار پیشنهادی با سایر کارها


منبع	تکنولوژی	توبولوژی	فرکانس (GHz)	توان CW (dBm)	عدد نویز (dB)	بهره توان (dB)
۱	0.15um GaAs mHEMT	Diode-Limiter / LNA	2-18	33	2.6	NA
۱	0.15um GaAs mHEMT	Diode-Limiter / LNA	Ku-Band	24	NA	NA
۲	PIN GaAs Diode	Diode-Limiter	33-40	31.7	1.6	-1.6
۵	MSAG MESFET	Diode-Limiter/LNA	7-12	40	2.7	14
مدار پیشنهادی	0.25 GaAs pHEMT	Diode-Limiter / LNA	8.5-9.5	37	2.7	14.5

کمتر از 20dBm یا 100mW خواهد شد که توان قابل تحمل برای ورودی گیت تقویت کننده کم نویز است. لذا در نظر گرفتن نتایج بخش قبل نسبت به اینکه جریان عبوری از شاخه-های دیودی نیز کمتر از حداکثر جریان قابل تحمل دیود است می توان انتظار داشت این بخش بدرستی بتواند توان بالای ورودی را محدود ساخته و مانع از آسیب دیدن مدار شود.



شکل ۹. توان خروجی

مقادیر خطوط میکرواستریپ در حالت تطبیق امپدانس نویز و تطبیق امپدانس ۵۰ اهم در جدول ۱ و نتایج عدد نویز مدار شبیه سازی شده در شکل ۸ آورده شده است. همانطور که مشاهده می شود تطبیق ۵۰ اهم برای همان مشخصات مداری باعث افزایش حدود 1.5dB عدد نویز مدار نسبت به حالت تطبیق نویز می شود.



شکل ۸. عدد نویز مدار پیشنهادی با مدار تطبیق یافته ۵۰ اهم

مشخصات اجزاء تشکیل دهنده محدودکننده توان برای تحمل توان 5W در جدول ۳ آورده شده است.

جدول ۳. مقادیر اجزاء مدار

مقادیر	اجزاء
VDD	5 v
D1	$5 \times 17 \times 20 \mu\text{m}$
D2	$4 \times 13 \times 20 \mu\text{m}$
D3	$1 \times 18 \times 20 \mu\text{m}$
Vb1	2 V
Vb2	2 V
Vb3	1 V


نمودار توان خروجی به توان ورودی محدودکننده توان بصورت مجزا و در شرایطی که امپدانس خروجی مدار بصورت تطبیق یافته با امپدانس بهینه نویز تقویت کننده کم نویز در نظر گرفته شود، مطابق شکل ۹ می شود. همانطور که در نمودار مشاهده می شود، توان خروجی محدودکننده با ورودی 40dBm

نمودار شبیه سازی و اندازه گیری شده بهره توان محدودکننده و تقویت کننده کم نویز بر حسب فرکانس کاری مطابق شکل ۱۰ خواهد شد. این نمودار بیانگر حداکثر بهره توان 15dB در فرکانس مرکزی 9GHz و بهره بالا 10dB در محدوده پهنای باند فرکانسی مدار و تضعیف بالای 25dB در فاصله 1GHz از محدوده کاری 8.5-9.5 GHz مدار است که بدرستی با مقادیر اندازه گیری شده آن مطابقت دارد.


مقدار شبیه سازی عدد نویز مدار مقدار 2.4 dB در شبیه سازی و مقدار 2.7dB اندازه گیری شده است. این مقدار نویز اضافه را می توان ناشی از پیروسه ساخت و اجزاء اضافه تر در مدار تست مازول از قبیل کانکتور SMA و تلفات PCB برشمرده. مشخصات مدار پیشنهادی با کارهای قبلی در جدول ۲ آمده است. نمای مدار مجتمع تراشه ساخته شده در شکل ۱۲ نمایش داده شده است.

## نتیجه گیری

در این مقاله روند طراحی همزمان تقویت کننده کم نویز با مدار تطبیق بهینه نویز در ورودی به همراه محدودکننده توان با امپدانس خروجی تطبیق یافته در امپدانس بهینه نویز تقویت کننده و مدار فیلتر در خروجی جهت حذف سیگنال ناخواسته خارج باند ارائه شده است. لذا مزیت این طراحی نسبت به استفاده از مدارات تطبیق در امپدانس  $50\Omega$  در عدم استفاده از دو مدار تطبیق امپدانس و حداقل شدن عدد نویز مدار می باشد. مدار نهایی دارای حداقل  $15\text{dB}$  بهره توان در پهنای باند کاری و  $25\text{dB}$  تضعیف در فاصله  $1\text{GHz}$  از محدوده فرکانس کاری بوده و عدد نویز اندازه گیری شده برابر با  $2.7\text{dB}$  گزارش داده است.




شکل ۱۰: نمودار تغییرات بهره توان مدار شبیه سازی و اندازه گیری شده



شکل ۱۱. شماتیک مدار کامل تقویت کننده کم نویز و محدودکننده توان

band power limiter for satellite channel amplifier,” in IEEE MTT-S International Microwave and Optoelectronics Conference (IMOC), 2009, pp. 200–203.

- [5] I. J. Bahl, “10-W CW broadband balanced limiter/LNA fabricated using MSAG MESFET process,” *International Journal of RF and Microwave Computer-Aided Engineering*, vol. 13, no. 2, pp. 118–127, 2003.
- [6] S. S. Yang, T. Y. Kim, D. K. Kong, S. S. Kim, and K. W. Yeom, “A novel analysis of a Ku-band planar PIN diode limiter,” *IEEE Transactions on Microwave Theory and Techniques*, vol. 57, no. 6, pp. 1447–1460, 2009.
- [7] A. Maas, J. Janssen, and F. van Vliet, “Set of X-band distributed absorptive limiter GaAs MMICs,” in *European Radar Conference (EuRAD)*, 2007, pp. 17–20.
- [8] B. Razavi, *RF microelectronics*, vol. 1, New Jersey: Prentice Hall, 1998.
- [9] D. M. Pozar, *Microwave and RF design of wireless systems*, John Wiley & Sons, Inc., 2000.
- [10] J. B. Hacker, J. Bergman, G. Nagy, G. Sullivan, C. Kadow, H.-K. Lin, A. Gossard, M. Rodwell, and B. Brar, “An ultra-low power InAs/AlSb HEMT W-band low-noise amplifier,” in *IEEE MTT-S International Microwave Symposium Digest*, 2005, pp. 4–pp.
- [11] M. Sato, T. Takahashi, and T. Hirose, “68–110-GHz-band low-noise amplifier using current reuse topology,” *IEEE Transactions on Microwave Theory and Techniques*, vol. 58, no. 7, pp. 1910–1916, 2010.
- [12] Y. H. Yu, W. H. Hsu, and Y. J. Chen, “A Ka-band low noise amplifier using forward combining technique,” *IEEE Microwave and Wireless Components Letters*, vol. 20, no. 12, pp. 672–674, 2010.
- [13] I. Bahl, *Fundamentals of RF and microwave transistor amplifiers*, John Wiley & Sons, 2009.



شکل ۱۲: میکروغس از تراشه ساخته شده

## مراجع

- [1] N. Billstrom, M. Nilsson, and K. Estmer, “GaAs MMIC integrated diode limiters,” in *IEEE European Microwave Integrated Circuits Conference (EuMIC)*, 2010, pp. 126–129.
- [2] D. J. Seymour, D. D. Heston, and R. Helmann, “X-band and Ka-band monolithic GaAs PIN diode variable attenuation limiters,” in *IEEE MTT-S International Microwave Symposium Digest*, 1988, pp. 255–258.
- [3] L. Yang, H. Hu, and J. Xu, “Ka-band Schottky diode limiter,” in *IEEE International Conference on Computational Problem-Solving (ICCP)*, 2011, pp. 639–640.
- [4] D. Lopez, J. F. Villemazet, D. Geffroy, J. L. Cazaux, G. Mouchon, J. Maynard, M. Perrel, and M. Amarouali, “Ka