

# ارائه یک روش جدید در طراحی مرجع ولتاژ شکاف‌باند با استفاده از ترانزیستورهای ماسفت

## در ناحیه وارونگی قوی با نسبت رد منبع تغذیه بالا

محمدکریم علی‌زاده<sup>۱</sup>، حسین شمسی<sup>۲</sup>

۱. کارشناسی ارشد برق الکترونیک، دانشگاه آزاد اسلامی واحد اراک، mkarim.alizadeh@gmail.com

۲. استادیار دانشکده برق، دانشگاه صنعتی خواجه نصیرالدین طوسی

تاریخ دریافت: ۹۳/۴/۱۵ تاریخ پذیرش: ۹۳/۸/۱۴

### چکیده

در این مقاله یک مرجع ولتاژ شکاف‌باند با ترانزیستورهای ماسفت در ناحیه وارونگی قوی پیشنهاد شده است. مدار پیشنهادی نسبت رد منبع تغذیه بالا و حساسیت دمایی پایینی دارد و می‌تواند با ولتاژ تغذیه کمتر از ۱ ولت نیز کار کند. در این طراحی نسبت رد منبع تغذیه به وسیله حلقه فیدبک و ولتاژ تنظیم شده، بهبود یافته است. این مدار در تکنولوژی  $0.18 \mu\text{m}$  سی‌ماس طراحی و در نرم‌افزار HSPICE شبیه‌سازی شده است. ولتاژ خروجی این مدار  $466.7 \mu\text{V}$  میلی‌ولت و ضریب دمایی ولتاژ خروجی در بازه دمایی  $20-100$  الی  $100$  درجه سانتی‌گراد  $29.1 \text{ ppm}/^\circ\text{C}$  است. نسبت رد منبع تغذیه در فرکانس‌های پایین  $109$  دسی‌بل است. توان مصرفی این مدار در دمای اتاق و به ازای ولتاژ تغذیه  $1/2$  ولت برابر با  $42$  میکرووات است.

### کلیدواژه

مرجع ولتاژ شکاف‌باند، نسبت رد منبع تغذیه بالا، ضریب دمایی پایین، ناحیه وارونگی قوی.

### مقدمه

$V_{BE}$  با دما رسیدن به این هدف با چالش مواجه شود [۳-۵]. ساختار این مقاله به شرح زیر است. در ابتدا مدار مرجع ولتاژ شکاف‌باند پیشنهادی بررسی و تحلیل می‌شود. مدار پیشنهادی به جای استفاده از ترانزیستورهای دوقطبی، از ترانزیستورهای ماسفت در ناحیه وارونگی قوی<sup>۸</sup> استفاده می‌کند [۶]. اگرچه مقدار توان مصرفی در این ناحیه بیشتر از ناحیه وارونگی ضعیف<sup>۹</sup> است. ولی شبیه‌سازی‌ها نشان می‌دهد که کارایی مدار پیشنهادی در این ناحیه نسبت به ناحیه وارونگی ضعیف بیشتر است. همچنین برای بهبود نسبت رد منبع تغذیه، در مدار پیشنهادی از ساختار ولتاژ تنظیم شده استفاده شده است [۷]. با استفاده از حلقه‌ی فیدبک بین گره‌ی ولتاژ تنظیم شده و تقویت‌کننده‌ی عملیاتی، نسبت رد منبع تغذیه افزایش می‌یابد. در ادامه نتایج شبیه‌سازی بیان می‌شود و در پایان پس از مقایسه با کارهای دیگر، نتیجه‌گیری لازم انجام خواهد شد.

مرجع ولتاژ شکاف‌باند<sup>۱</sup> یکی از قسمت‌های مهم و مورد نیاز در بسیاری از سیستم‌های آنالوگ و دیجیتال شامل مبدل‌های دیجیتال به آنالوگ<sup>۲</sup> و آنالوگ به دیجیتال<sup>۳</sup> می‌باشند. در مراجع ولتاژ شکاف‌باند رسیدن به ضریب دمایی پایینی<sup>۴</sup> و نسبت رد منبع تغذیه بالا<sup>۵</sup> بسیار مهم است. در عین حال باید سعی شود که مرجع ولتاژ شکاف‌باند به ازای ولتاژ تغذیه کم به خوبی کار کند و توان مصرفی پایینی داشته باشد. تعداد زیادی از مراجع ولتاژ مبتنی بر خواص دمایی ترانزیستورهای دوقطبی هستند [۱-۲]. در این مراجع ولتاژ معمولاً از دو ترانزیستور دوقطبی با چگالی جریان‌های نابرابر استفاده شده است که باعث می‌شود اختلاف ولتاژ بیس-امیتر دو ترانزیستور  $(\Delta V_{BE} = V_{BE2} - V_{BE1})$  متناسب با دما<sup>۶</sup> شود. همچنین می‌دانیم که ولتاژ بیس-امیتر تغییرات معکوس با دما<sup>۷</sup> دارد. در مدارهای مراجع ولتاژ شکاف‌باند سعی می‌شود که با جمع کردن ولتاژهای  $\Delta V_{BE}$  و  $V_{BE}$ ، یک ولتاژ مرجع با تغییرات دمایی صفر حاصل شود. البته در عمل ممکن است به دلیل تغییرات غیرخطی

1. Bandgap Voltage References (BVR)
2. Digital to Analog (D/A) Converters
3. Analog to Digital (A/D) Converters
4. Low Temperature Coefficient (LTC)
5. High Power Supply Rejection Ratio (PSRR)
6. Proportional to Absolute Temperature (PTAT)
7. Complementary to Absolute Temperature (CTAT)

8. Strong Inversion Region  
9. Weak Inversion Region

### ساختار مداری مرجع ولتاژ شکاف‌بند پیشنهادی

ولتاژ گیت-سورس در ترانزیستورهای NMOS به موبیلیتی الکترون و ولتاژ آستانه وابسته است و با معادله‌ی (۱) مشخص می‌شود.

$$V_{GS} = V_{tn} + \sqrt{\frac{2I_D L_D}{C_{ox} W \mu_n}} \quad (1)$$

در این معادله  $I_D$  جریان درین،  $W/L$  نسبت عرض کانال ترانزیستور به طول کانال و  $C_{ox}$  خازن گیت-اکساید است.  $\mu_n$  موبیلیتی الکترون و  $V_{tn}$  ولتاژ آستانه ترانزیستور NMOS است. رفتار دمایی موبیلیتی الکترون و ولتاژ آستانه به شرح زیر است [۶].


$$\mu_n(T) = \mu_{n0} \left(\frac{T}{T_0}\right)^{\alpha_{\mu n}} \quad (2)$$

$$V_{tn} = V_{tn0} + \alpha_{vtn} (T - T_0) \quad (3)$$

در رابطه‌های فوق،  $\mu_{n0}$ ،  $\alpha_{\mu n}$ ،  $\alpha_{vtn}$  و  $V_{tn0}$  مقادیر ثابتی هستند.  $T_0$  برابر ۳۰۰ کلوین و  $T$  بیانگر دما بر حسب کلوین است. در معادله‌ی (۲) مقدار  $\alpha_{\mu n}$  بین -۱ و -۲ است بنابراین موبیلیتی تغییراتی معکوس با دما دارد. در ادامه در معادله‌ی (۳) به دلیل مقدار منفی  $\alpha_{vtn}$ ، ولتاژ آستانه ترانزیستور NMOS رفتار معکوس با دما از خود نشان می‌دهد. ولتاژ گیت-سورس در معادله‌ی (۱) قادر به تولید هر دو تغییرات دمایی، متناسب و معکوس با دما است. اولین عبارت در معادله‌ی (۱) (ولتاژ آستانه)، تغییرات معکوس با دما و دومین عبارت تغییرات متناسب با دما را می‌سازد. معادله‌ی (۴) مقدار تغییرات مقاومت با دما را نشان می‌دهد. این پدیده بر جریان‌های متناسب و معکوس با دما در مراجع ولتاژ شکاف‌بند تاثیر می‌گذارد و سبب تغییرات شدید در آن‌ها می‌شود. مقدار مقاومت در دمای محیط  $T_0$ ، با  $R(T_0)$  نشان داده شده است که وابسته به فرآیند ساخت و ضرایب دمایی  $TC_1$  و  $TC_2$  دارای مقدار ثابت و تغییر ناپذیر با فرآیند ساخت هستند [۸].

$$R(T) = R(T_0)[1 + TC_1(T - T_0) + TC_2(T - T_0)^2] \quad (4)$$

بنابر این باید از مقاومتی استفاده شود که ضریب دمایی کوچکتري داشته باشد از این رو در مدار پیشنهادی از مقاومت پلی سیلیکن سیلیساید نشده<sup>۱</sup> در تکنولوژی ۰/۱۸ $\mu\text{m}$  سی ماس استفاده شده است.




شکل ۱. مرجع شکاف‌بند ترانزیستور دو قطبی با نسبت ردمنبع تغذیه بالا [۷]

ساختاری از یک مرجع ولتاژ شکاف‌بند با ترانزیستورهای دو قطبی با نسبت رد منبع تغذیه بالا در شکل ۱ نشان داده شده است [۷]. نسبت رد منبع تغذیه در مدار پیشنهادی، با ولتاژ تنظیم شده  $V_{REG}$  بهبود می‌یابد. این ساختار، ولتاژ تنظیم شده و تغذیه را از هم تفکیک کرده و ولتاژ تغذیه نیاز به افت ولتاژی برابر با ولتاژ سورس-درین ترانزیستورهای  $M_6$  و  $M_7$  در مقایسه با مراجع ولتاژ شکاف‌بند معمولی دارد. در ادامه نمایی کلی از ساختار مرجع ولتاژ شکاف‌بند پیشنهادی با ترانزیستورهای دیودی ماسفت در ناحیه وارونگی قوی در شکل ۲ نشان داده شده است. ولتاژگره‌های  $in-$  و  $in+$  تقویت‌کننده‌ی عملیاتی برابر و تغییرات ولتاژ متناسب با دما در دو سر مقاومت  $R_1$  با معادله‌های (۵) و (۶) به دست آمده است. در مدار پیشنهادی رفتار دمایی ولتاژ گیت-سورس ترانزیستورهای دیودی، به جریان درین و اندازه ترانزیستور NMOS وابسته است.

$$V_{R1} = V_{GS11} - V_{GS22} \quad (5)$$

$$V_{R1} = V_{tn11} + \sqrt{\left(\frac{2LI_D}{C_{ox} W \mu_n}\right)_{M11}} - V_{tn22} - \sqrt{\left(\frac{2LI_D}{C_{ox} W \mu_n}\right)_{M22}} \quad (6)$$




شکل ۲. نمایی کلی از مرجع ولتاژ شکاف‌بند پیشنهادی

10. Poly without silicide (rppolrpo)

وجود می‌آورند. این نسبت به‌دست آمده بر رفتار دمایی ولتاژ خروجی تأثیری ندارد.

$$V_{ref} = \frac{V_{tn33} + \sqrt{\left(\frac{2LI_D}{C_{OX} W \mu_n}\right)_{M33}}}{1 + (R_2/R_3)} + \frac{V_{tn44} + \sqrt{\left(\frac{2LI_D}{C_{OX} W \mu_n}\right)_{M44}}}{1 + (R_3/R_2)} \quad (11)$$

در معادله (۱۱) طول کانال ترانزیستورهای دیودی  $M_{44}$  و  $M_{33}$  برابر و مقدار ولتاژ آستانه نزدیکی دارند. پس رفتار دمایی ولتاژ گیت-سورس تنها با اندازه‌ی عرض کانال ترانزیستورهای دیودی  $M_{44}$  و  $M_{33}$  به‌دست آمده است. به‌عبارت دیگر بایستی  $W_{M33} = 2.38 W_{M44}$  و مقداری برابر با  $W_{M33} = 2.38 W_{M44}$  داشته باشد. در این معادله اولین عبارت بیانگر ولتاژ  $V_1$  است و به دلیل  $V_{tn33} > \sqrt{\left(\frac{2LI_D}{C_{OX} W \mu_n}\right)_{M33}}$  رفتار دمایی آن به‌صورت معکوس با دما است. دومین عبارت بیانگر ولتاژ  $V_2$  است و به دلیل  $V_{tn44} < \sqrt{\left(\frac{2LI_D}{C_{OX} W \mu_n}\right)_{M44}}$  رفتار دمایی آن به‌صورت متناسب با دما است.



شکل ۳. مدار ولتاژ خروجی مرجع شکاف‌باند پیشنهادی

در شکل ۳ ولتاژ خروجی مرجع شکاف‌باند پیشنهادی، با اتصال مقاومت‌های  $R_4$  و  $R_5$  کاهش داده شده است. پس از اتصال این مقاومت‌ها، ولتاژ خروجی طبق معادله (۱۲) مقداری برابر  $466/7$  میلی‌ولت خواهد داشت.

$$V_{ref(BG)} = \frac{V_{ref}}{\left[1 + \frac{\left(R_2 + \left(\frac{1}{g_{m33}}\right) \parallel (r_{O_{M33}})\right) \parallel \left(R_3 + \left(\frac{1}{g_{m44}}\right) \parallel (r_{O_{M44}})\right)\right]}{R_4 + R_5} \quad (12)$$

در معادله (۶) طول کانال و جریان درین ترانزیستورهای دیودی  $M_{11}$  و  $M_{22}$  برابر و مقدار ولتاژ آستانه‌ی نزدیکی دارند. در ادامه پس از ساده‌سازی معادلات خواهیم داشت.

$$V_{R1} = \sqrt{\left(\frac{2LI_D}{C_{OX} W \mu_n}\right)_{M11}} - \sqrt{\left(\frac{2LI_D}{C_{OX} W \mu_n}\right)_{M22}} \quad (7)$$

در معادله (۷)،  $V_{R1}$  تفریق دو عبارت با تغییرات دمایی است. برای به‌دست آوردن تغییرات ولتاژ متناسب با دما در دوسر مقاومت  $R_1$  باید مقدار عبارت اول از عبارت دوم بزرگتر باشد. بنابراین با استفاده از اندازه عرض کانال ترانزیستورهای دیودی  $M_{11}$  و  $M_{22}$  ولتاژی با تغییرات متناسب با دما دو سر مقاومت  $R_1$  به‌دست می‌آید. به عبارت دیگر  $W_{11}$  باید کوچکتر از  $W_{22}$  باشد و مقداری برابر  $W_{M22} = 1.39 W_{M11}$  داشته باشد. در معادله (۸) جریان مقاومت  $R_1$  محاسبه شده است. این جریان، از اختلاف بین دو ولتاژ گیت‌سورس ترانزیستورهای دیودی  $M_{11}$  و  $M_{22}$  در دو سر مقاومت  $R_1$  به‌دست آمده است. با توجه به معادله (۹) جریان گذرنده از ترانزیستورهای  $M_3$  و  $M_4$  متناسب با جریان  $I_{R1}$  خواهد بود.


$$I_{R1} = \frac{V_{GS11} - V_{GS22}}{R_1} = \frac{\Delta V_{GS}}{R_1} \quad (8)$$

$$I_{M3,4} = I_{R1} \left( \frac{(W/L)_{M3,4}}{(W/L)_{M1,2}} \right) \quad (9)$$

ولتاژ گره‌های  $V_1$  و  $V_2$  به ترتیب ولتاژ گیت-سورس ترانزیستورهای  $M_{44}$  و  $M_{33}$  با اتصال دیودی در ناحیه وارونگی قوی هستند. معادله (۱۰) ولتاژ خروجی را قبل از اتصال مقاومت‌های  $R_4$  و  $R_5$  نشان می‌دهد.

$$V_{ref} = \frac{V_{GS33}}{1 + (R_2/R_3)} + \frac{V_{GS44}}{1 + (R_3/R_2)} \quad (10)$$

این ولتاژ به‌صورت جزئی‌تر، با معادله (۱۱) نشان داده شده است. مقدار مقاومت‌های  $R_2$  و  $R_3$  با هم برابر بوده و یک ضریب را به-



شکل ۴. مرجع ولتاژ شکاف‌بند پیشنهادی شامل هسته اصلی، ولتاژ تغذیه تنظیم شده با بخشی برای بهبود نسبت رد منبع تغذیه، تقویت کننده و مدار راه‌انداز

جدول ۱. اندازه اجزای به کار رفته در مدار پیشنهادی شکل ۴

$\left(\frac{W}{L}\right)_{M1}$	$7.7\mu\text{m}/5\mu\text{m} \quad m = 1$	$\left(\frac{W}{L}\right)_{Ms1}$	$1\mu\text{m}/15\mu\text{m} \quad m = 1$	$\left(\frac{W}{L}\right)_{m44}$	$8.4\mu\text{m}/5\mu\text{m} \quad m = 1$
$\left(\frac{W}{L}\right)_{M2}$	$7.7\mu\text{m}/5\mu\text{m} \quad m = 1$	$\left(\frac{W}{L}\right)_{Ms2}$	$15\mu\text{m}/5\mu\text{m} \quad m = 1$	$C_1$	952 fF
$\left(\frac{W}{L}\right)_{M3}$	$20\mu\text{m}/5\mu\text{m} \quad m = 2$	$\left(\frac{W}{L}\right)_{Mc}$	$5\mu\text{m}/5\mu\text{m} \quad m = 1$	$R_1 \left(\frac{L}{W}\right)$	$143.73 \mu\text{m}/2.1\mu\text{m}$ $r_{ppolrpo} \quad 22 \text{ k}\Omega$
$\left(\frac{W}{L}\right)_{M4}$	$20\mu\text{m}/5\mu\text{m} \quad m = 2$	$\left(\frac{W}{L}\right)_{Mc1}$	$7\mu\text{m}/10\mu\text{m} \quad m = 1$	$R_2 \left(\frac{L}{W}\right)$	$130.66 \mu\text{m}/2.1\mu\text{m}$ $r_{ppolrpo} \quad 20 \text{ k}\Omega$
$\left(\frac{W}{L}\right)_{M5}$	$10\mu\text{m}/5\mu\text{m} \quad m = 1$	$\left(\frac{W}{L}\right)_{Mc2}$	$7\mu\text{m}/10\mu\text{m} \quad m = 1$	$R_3 \left(\frac{L}{W}\right)$	$130.66 \mu\text{m}/2.1\mu\text{m}$ $r_{ppolrpo} \quad 20 \text{ k}\Omega$
$\left(\frac{W}{L}\right)_{M6}$	$35\mu\text{m}/5\mu\text{m} \quad m = 5$	$\left(\frac{W}{L}\right)_{M11}$	$1.44\mu\text{m}/5\mu\text{m} \quad m = 1$	$R_4 \left(\frac{L}{W}\right)$	$157 \mu\text{m}/2.1\mu\text{m}$ $r_{ppolrpo} \quad 24 \text{ k}\Omega$
$\left(\frac{W}{L}\right)_{m7}$	$5\mu\text{m}/5\mu\text{m} \quad m = 1$	$\left(\frac{W}{L}\right)_{M22}$	$2\mu\text{m}/5\mu\text{m} \quad m = 1$	$R_5 \left(\frac{L}{W}\right)$	$464.48 \mu\text{m}/2.1\mu\text{m}$ $r_{ppolrpo} \quad 71 \text{ k}\Omega$
$\left(\frac{W}{L}\right)_{M8}$	$5\mu\text{m}/5\mu\text{m} \quad m = 1$	$\left(\frac{W}{L}\right)_{M33}$	$20\mu\text{m}/5\mu\text{m} \quad m = 1$		


جدول ۲. اندازه اجزای به کار رفته برای تقویت کننده در مدار پیشنهادی شکل ۴

$\left(\frac{W}{L}\right)_{M1-op}$	$10\mu\text{m}/5\mu\text{m} \quad m = 1$	$\left(\frac{W}{L}\right)_{M4-op}$	$15\mu\text{m}/5\mu\text{m} \quad m = 1$	$\left(\frac{W}{L}\right)_{M7-op}$	$18\mu\text{m}/5\mu\text{m} \quad m = 2$
$\left(\frac{W}{L}\right)_{M2-op}$	$10\mu\text{m}/5\mu\text{m} \quad m = 1$	$\left(\frac{W}{L}\right)_{M5-op}$	$12\mu\text{m}/5\mu\text{m} \quad m = 1$	$C_c$	1 pF
$\left(\frac{W}{L}\right)_{M3-op}$	$15\mu\text{m}/5\mu\text{m} \quad m = 1$	$\left(\frac{W}{L}\right)_{M6-op}$	$11.9\mu\text{m}/5\mu\text{m} \quad m = 1$	$R_c$	50 kΩ

مدار کامل شده مرجع ولتاژ شکافباند پیشنهادی شامل هسته اصلی، ولتاژ تغذیه تنظیم شده  $V_{REG}$ ، به همراه بخشی برای افزایش نسبت رد منبع تغذیه، تقویت کننده و مدار راه انداز در شکل ۴ نشان داده شده است. اندازه اجزای به کار رفته در مدار پیشنهادی، در جدول ۱ و در ادامه اندازه اجزای تقویت کننده طراحی شده، در جدول ۲ بیان شده است. تقویت کننده عملیاتی مورد استفاده برای مرجع ولتاژ شکافباند پیشنهادی یک آپ امپ دو طبقه با بهره DC بالا است و در شکل ۴ نشان داده شده است. این مشخصه به بهبود نسبت رد منبع تغذیه در مرجع ولتاژ شکافباند پیشنهادی کمک کرده و مقدار خطا را برای ولتاژ خروجی کاهش می دهد. در ادامه برای کاهش افست ورودی آپ امپ، ترانزیستورهای ورودی  $M_{1-op}$  و  $M_{2-op}$  از نوع NMOS و با ابعاد بزرگ انتخاب شده اند. نتایج شبیه سازی این تقویت کننده دو طبقه در جدول ۳ آورده شده است.

جدول ۳. نتایج به دست آمده از شبیه سازی تقویت کننده عملیاتی

پارامترها	نتایج شبیه سازی
بهره در فرکانس پایین	۶۴ دسی بل
پهنای باند بهره واحد	۶/۴ مگاهرتز
حاشیه فاز	۵۹ درجه
افست ورودی	۳۹/۷ میکرو ولت
نرخ چرخش مثبت	۸/۰۶۵۴ ولت بر میکرو ثانیه
نرخ چرخش منفی	۲/۱۰۳۷ ولت بر میکرو ثانیه
جریان مصرفی	۱۱/۱۶۹۱ میکرو آمپر
ضریب فیدبک	$g_{m5}/g_{meq} = ۰/۱۲۵۲۴$



شکل ۵. ولتاژ خروجی و گیت ترانزیستورهای  $M_{S1}$  -  $M_{S2}$  در مدار راه انداز

### عملکرد نسبت رد منبع تغذیه بالا

نسبت رد منبع تغذیه در مدار پیشنهادی، با ولتاژ تنظیم شده  $V_{REG}$ ، بهبود می یابد. جریان آینه ای ترانزیستورهای  $M_6$  و  $M_7$ ، ولتاژ تنظیم شده  $V_{REG}$  را ساخته و برای هسته مدار شکافباند پیشنهادی به جای ولتاژ تغذیه استفاده می شود. در شکل ۲ منبع جریان  $I_B$  مستقل از منبع تغذیه نمایش داده شده است. جریان تنظیم شده  $I_B$ ، با کمک ترانزیستور آینه ای  $M_{C2}$  نسبتی از جریان آینه ای ترانزیستورهای  $M_{1-4}$  است. این ساختار، ولتاژ تنظیم شده و تغذیه را از هم تفکیک کرده و ولتاژ تغذیه نیاز به افت ولتاژی برابر با ولتاژ سورس-درین ترانزیستورهای  $M_6$  و  $M_7$

### مدار راه انداز


مدار راه انداز<sup>۱۱</sup> در شکل ۴ نشان داده شده است. این مدار جریانی را به هسته مدار شکافباند تزریق می کند. ترانزیستور  $M_{S1}$  از مدار راه انداز با بخش نسبت رد منبع تغذیه بالا در شکل ۴ برای کاهش توان مصرفی ترکیب شده است. ترانزیستورهای راه انداز- $M_{S1}$  با  $M_{S2}$  ولتاژ تغذیه بایاس شده اند و درین ترانزیستور راه انداز  $M_{S1}$  با کمک خازن  $C_1$  به زمین متصل است. درین ترانزیستور راه انداز

12. Bandgap core

11. Start up


### نتایج شبیه‌سازی

ساختار پیشنهادی با تکنولوژی  $0.18 \mu\text{m}$  سی‌ماس شبیه‌سازی شده است. مرجع ولتاژ شکاف‌بند پیشنهادی با ولتاژ تغذیه‌ی  $1/2$  ولت طراحی شده است. شکل (۶) تغییرات ولتاژ خروجی را بر حسب تغییرات ولتاژ تغذیه نشان می‌دهد. در نهایت مقدار ولتاژ خروجی  $466/7$  میلی‌ولت است.



شکل ۶. تغییرات ولتاژ خروجی به‌ازای تغییرات ولتاژ تغذیه

در شکل (۷) ولتاژ خروجی مرجع شکاف‌بند به‌ازای تغییرات دمایی از  $20^\circ\text{C}$  تا  $100^\circ\text{C}$  درجه سانتی‌گراد برای سه منبع تغذیه‌ی مختلف نشان داده شده است. کل تغییرات دمایی ولتاژ خروجی با تغذیه‌ی  $1/2$  ولت برای گوشه‌ی پروسه‌ی  $15 \text{ TT}$ ، کمتر از  $3/5$  میلی‌ولت و کم‌ترین مقدار آن دردمای  $45^\circ\text{C}$  درجه سانتی‌گراد است. ضریب دمایی ولتاژ خروجی  $16 \text{ ppm}/^\circ\text{C}$  است و ولتاژ خروجی حساسیت دمایی خوبی را به نمایش می‌گذارد.



شکل ۷. ولتاژ خروجی بر حسب تغییرات دما برای سه منبع تغذیه‌ی مختلف

در ادامه تغییرات دمایی ولتاژ خروجی برای مدار پیشنهادی با تغذیه‌ی  $1/2$  ولت در سه گوشه‌ی پروسه در شکل (۸) نشان داده شده است.

در مقایسه با مراجع ولتاژ شکاف‌بند معمولی دارد. ترانزیستور  $M_8$  به‌صورت یک ترانزیستور کاسکود<sup>۱۳</sup> در اتصال با ترانزیستورهای  $M_1$ - $M_4$  بایاس شده است.

اثر نویز ولتاژ تغذیه بر ولتاژ تنظیم شده‌ی  $V_{REG}$ ، با استفاده از روش‌های زیر کاهش می‌یابد. با استفاده از آرایش منبع جریان کاسکود.

به‌وسیله‌ی به‌کارگیری حلقه‌ی فیدبک، حلقه‌ی فیدبک در گره‌ی  $V_{REG}$  با استفاده از ترانزیستور  $M_5$  به‌وسیله‌ی یک آپ‌آمپ با بهره‌ی نسبتاً بالا اختلاف ولتاژ بین دو گره‌ی  $in+$  و  $in-$  را تقویت می‌کند.

بهره‌ی حلقه‌ی هسته‌ی مدار شکاف‌بند LG، مقدار قابل توجهی دارد و مقدار آن از معادله‌ی (۱۳) به‌دست می‌آید. در این رابطه  $A_{OP}$ ، بیانگر بهره تقویت‌کننده عملیاتی است. همچنین هدایت انتقالی ترانزیستورها با متغیر  $g_m$  و مقاومت خروجی ترانزیستورهای با متغیر  $r_o$  نشان داده شده است. لازم به ذکر است با توجه به ابعاد و جریان یکسان ترانزیستورهای  $M_1$  و  $M_2$ ، هدایت انتقالی آن‌ها با هم برابر است  $g_{m1} = g_{m2}$ ،  $\frac{1}{g_{m11}}$  و  $\frac{1}{g_{m22}}$  مقاومت‌های سیگنال کوچک ترانزیستورهای دیودی  $M_{11}$  و  $M_{22}$  هستند و مقاومت بزرگ خروجی ترانزیستورهای دیودی در مقایسه با آن‌ها قابل صرف‌نظر کردن است. در ضمن  $g_{meq}$  بیانگر هدایت انتقالی معادل است که در معادله‌ی (۱۴) به جزئیات آن اشاره شده است.

$$LG = A_{OP} \cdot \frac{g_{m5}}{g_{meq}} \left[ \left( g_{m2} * \left( R_1 + \left( \frac{1}{g_{m22}} \parallel r_{oM22} \right) \right) \right) - \left( g_{m1} * \left( \frac{1}{g_{m11}} \parallel r_{oM11} \right) \right) \right] \quad (13)$$

$$g_{meq} = g_{m1} + g_{m2} + g_{m3} + g_{m4} + g_{m5} \quad (14)$$


نسبت رد منبع تغذیه مرجع ولتاژ شکاف‌بند به شرح زیر است:

$$PSRR = \frac{\left( \frac{V_{ref}}{V_{REG}} \times \frac{V_{REG}}{V_{ac}} \right) \text{open loop}}{1 + LG} \quad (15)$$


در معادله‌ی (۱۵) ولتاژهای  $V_{ac}$ ،  $V_{ref}$  و  $V_{REG}$  به ترتیب ولتاژهای تغذیه، ولتاژ خروجی و ولتاژ تغذیه تنظیم شده مرجع شکاف‌بند پیشنهادی هستند. در بخش پیوست به صورت جامع محاسبات  $\left( \frac{V_{ref}}{V_{REG}} \times \frac{V_{REG}}{V_{ac}} \right) \text{open loop}$ ، بیان شده است.

15. Corner process  
16. Parts – per – million per degree Celsius

13. Cascade  
14. PMOS



شکل ۹. تغییرات دمایی ولتاژ گره‌های  $V_1$  و  $V_2$



شکل ۸. ولتاژ خروجی بر حسب تغییرات دما برای سه گوشه پروسه

جدول ۵. نسبت رد منبع تغذیه در دماها و گوشه‌های پروسه مختلف

گوشه‌های پروسه+دما	نسبت رد منبع تغذیه بردسی بل
TT	-۱۰۹
TT+60	-۱۰۲
FS	-۱۰۱
SF	-۱۰۶
SS+120	-۱۰۵
FF-40	-۱۱۱

نتایج نسبت رد منبع تغذیه‌ی مرجع ولتاژ شکاف‌باند پیشنهادی با ولتاژ تغذیه‌ی ۱/۲ ولت برای پنج گوشه‌ی پروسه با دماهای مختلف در جدول ۵ در فرکانس DC نشان داده شده است. این نتایج در فرآیند طراحی برای گوشه‌ی پروسه با دمای ۶۰ درجه سانتی‌گراد TT+60، گوشه سریع پروسه با دمای ۴۰- درجه سانتی‌گراد FF-40، گوشه کند پروسه با دمای ۱۲۰+ درجه سانتی‌گراد SS+120 و دیگر گوشه‌ها نشان داده شده است.

شکل (۱۰) نسبت رد منبع تغذیه‌ی مدار پیشنهادی را در بازه‌ای از فرکانس نشان می‌دهد. نسبت رد منبع تغذیه در فرکانس‌های پایین ۱۰۹ دسی‌بل، در فرکانس ۱۰ کیلوهرتز ۸۰ دسی‌بل و در فرکانس ۱ مگاهرتز ۲۷ دسی‌بل است. این نسبت در پهنایی از فرکانس نشان از عملکرد قابل قبول مدار طراحی شده دارد.


تغییرات ولتاژ خروجی در فرآیند طراحی برای بازه‌ی دمایی ۲۰- الی ۱۰۰ درجه سانتی‌گراد در گوشه‌ی کند پروسه SS، ppm/°c الی ۴۹/۸۴، گوشه سریع پروسه FF، ppm/°c الی ۵۶/۶۶ است. جدول ۴ نتایج تغییرات دمایی ولتاژ خروجی این مرجع پیشنهادی را به‌ازای پنج گوشه‌ی پروسه نشان می‌دهد.

جدول ۴. نتایج به‌دست آمده از تغییرات ولتاژ خروجی در گوشه‌های پروسه

گوشه‌های پروسه	تغییرات ولتاژ خروجی در بازه‌ی دمایی ۲۰- الی ۱۰۰ درجه سانتی‌گراد
TT	۲۹/۱۶ ppm/°c
FS	۳۶/۶۷ ppm/°c
SF	۳۹/۴۶ ppm/°c
SS	۴۹/۸۴ ppm/°c
FF	۵۶/۶۶ ppm/°c


از معادله‌ی (۱۱) به‌یاد داریم اولین عبارت  $V_1$  ولتاژی با تغییرات معکوس و دومین عبارت  $V_2$  ولتاژی با تغییرات متناسب با دما است. ولتاژهای متناسب و معکوس با دما برای تولید ولتاژ خروجی با یکدیگر جمع می‌شوند. لازم به ذکر است که به‌دلیل جریان و طول کانال برابر دو ترانزیستور  $I_{M4} = I_{M3}$  و  $L_{M44} = L_{M33}$  تنها با انتخاب هوشمندانه‌ی اندازه‌ی عرض کانال ترانزیستورهای دیودی  $M_{44}$  و  $M_{33}$  می‌توان رفتار دمایی متفاوت را برای ولتاژهای  $V_1$  و  $V_2$  ایجاد کرد. در این طراحی عرض ترانزیستورهای دیودی  $M_{33}$  و  $M_{44}$  به صورت  $w_{M33} = 2.38 w_{M44}$  انتخاب شده است. شکل (۹) تغییرات ولتاژ گره‌های  $V_1$  و  $V_2$  را بر حسب دما را نشان می‌دهد.

تطابق ترانزیستورها بر ولتاژ خروجی در شکل (۱۱) نشان داده شده است.



شکل ۱۱. اثر عدم تطابق ترانزیستورها بر هیستوگرام ولتاژ خروجی به‌ازای ۱۰۰ نمونه

برای بررسی حساسیت تغییرات دمایی ولتاژ خروجی به عدم تطابق ترانزیستورها نیاز به انجام شبیه‌سازی مونت‌کارلو است. شکل (۱۲) تغییرات دمایی ولتاژ خروجی مدار پیشنهادی را به‌ازای ۱۰۰ نمونه مرجع شکاف‌بند نشان می‌دهد.




شکل ۱۲. تغییرات دمایی ولتاژ خروجی برای ۱۰۰ نمونه

در ادامه نتایج به‌دست آمده از شبیه‌سازی ۱۰۰ نمونه مرجع شکاف‌بند پیشنهادی برای تغییرات ضریب دمایی ولتاژ خروجی در جدول ۷ نشان داده شده است.

جدول ۷. نتایج به‌دست آمده برای ضریب دمایی ولتاژ خروجی از شبیه‌سازی مونت‌کارلو برای ۱۰۰ نمونه

۱۰۰ نمونه‌ها	ضریب دمایی ولتاژ خروجی در بازه‌ی دمایی ۲۰- الی ۱۰۰ درجه سانتی‌گراد
بیشترین مقدار نمونه‌ها	۴۶/۶۳ ppm/°c
کمترین مقدار نمونه‌ها	۱۶/۴۱ ppm/°c
میانگین نمونه‌ها	۳۳/۰۶۱۳۱ ppm/°c
میانه نمونه‌ها	۳۳/۹۰۵ ppm/°c



شکل ۱۰. نسبت رد منبع تغذیه در بازه‌ای از فرکانس

برای بررسی اثر عدم تطابق<sup>۱۷</sup> ترانزیستورها بر عملکرد مدار نیاز به انجام شبیه‌سازی مونت‌کارلو<sup>۱۸</sup> در تمامی ترانزیستورها است. برای هر یک از ترانزیستورها در این شبیه‌سازی یک تابع گوسی با سیگما به‌دست آمده از تکنولوژی تعریف شده است. نتایج به‌دست آمده از شبیه‌سازی ۱۰۰ نمونه مرجع شکاف‌بند پیشنهادی در جدول ۶ نشان داده شده است.

جدول ۶. بررسی اثر عدم تطابق ترانزیستورها بر عملکرد مدار پیشنهادی و نتایج به‌دست آمده از شبیه‌سازی مونت‌کارلو برای ۱۰۰ نمونه

ولتاژ خروجی	۱۰۰ نمونه‌ها
۰/۴۹۰۱۴ ولت	بیشترین مقدار نمونه‌ها
۰/۴۴۰۱۵ ولت	کمترین مقدار نمونه‌ها
۰/۴۶۷۱۵ ولت	میانگین نمونه‌ها
۰/۴۶۷۴۴ ولت	میانه نمونه‌ها


$$\%1\sigma \cong \frac{(\text{Maximum} - \text{Average})}{\text{Average}} \times 0.33 \times 100 \quad (16)$$

$$\%3\sigma \cong \frac{(\text{Maximum} - \text{Average})}{\text{Average}} \times 100 \quad (17)$$

با توجه به معادله‌ی (۱۶) و مقدار  $1\sigma = 1.63\%$ ، این گونه نتیجه می‌شود که در ۶۸ درصد موارد بیشترین انحراف ولتاژ خروجی از مقدار نامی آن که  $۴۶۶/۷$  میلی‌ولت است، برابر با  $\pm ۷/۵۸$  میلی‌ولت است. همچنین با توجه به معادله‌ی (۱۷) و مقدار  $3\sigma = 4.921\%$ ، این گونه نتیجه می‌شود که در ۹۹/۷ درصد موارد، بیشترین انحراف ولتاژ خروجی از مقدار نامی آن برابر با  $\pm ۲۲/۹۷$  میلی‌ولت است. در ادامه هیستوگرام شبیه‌سازی شده برای بررسی اثر عدم

17. Mismatch  
18. Monte carlo

پیشنهادی برای ۱۰۰ نمونه مرجع شکافباند برابر با ۱۰۸/۶۱۲- دسی بل است. در ادامه هیستوگرام نسبت رد منبع تغذیه در شکل (۱۴) نشان داده شده است.




شکل ۱۴. هیستوگرام نسبت رد منبع تغذیه مدار شکافباند پیشنهادی بر حسب دسی بل برای ۱۰۰ نمونه

جدول ۹ مشخصات مرجع ولتاژ شکافباند پیشنهادی را در مقایسه با چند مقاله‌ی دیگر نشان می‌دهد. لازم به ذکر است که در جدول ۹ علامت \* نشان دهنده‌ی نتایج گزارش شده از ساخت تراشه<sup>۱۹</sup> است. تمامی مراجع ولتاژ شکافباند در این جدول با تکنولوژی سی‌ماس شبیه‌سازی شده‌است.

در این مرجع پیشنهادی روشی برای کاهش حساسیت ولتاژ خروجی به تغذیه استفاده شده است [۷]. نسبت رد منبع تغذیه در فرکانس‌های پایین ۱۰۹- دسی بل است و در مقایسه با آن مرجع ۱۴ دسی بل بهبود یافته است. در ادامه کل توان مصرفی مدار پیشنهادی ۴۲ میکرووات است که در مقایسه با آن مرجع ۹۲ میکرووات کاهش یافته است. نسبت رد منبع تغذیه مرجع شکاف-باند پیشنهادی در مقایسه با مرجع [۱۰] که توان و ولتاژ خروجی نزدیکی دارد در فرکانس‌های پایین ۵۱ دسی بل، در فرکانس ۱۰ کیلوهرتز ۶۰ دسی بل و در فرکانس ۱ مگاهرتز ۱۲ دسی بل بیشتر است. این مرجع شکافباند پیشنهادی در مقایسه با مرجع شکافباند با ترانزیستورهای ماسفت در ناحیه وارونگی قوی [۹] نسبت رد منبع تغذیه‌ی بالا و محدوده‌ی تغذیه‌ی مورد استفاده‌ای برابر با ۰/۹۹۲ الی ۲/۵ ولت دارد. در نتیجه مدار مرجع ولتاژ شکافباند پیشنهادی در مقایسه با مراجع شکافباند ارائه شده در جدول ۹ نتیجه قابل قبولی دارد و مقدار ضریب دمایی ولتاژ خروجی مدار پیشنهادی نسبتاً پایین است.

با توجه به معادله‌ی (۱۶) و مقدار  $1\sigma = 13.67\%$  این گونه نتیجه می‌شود که: در ۶۸ درصد موارد بیشترین انحراف ضریب دمایی ولتاژ خروجی از مقدار نامی آن که  $29/16 \text{ ppm}/^\circ\text{C}$  است، برابر با  $4/51 \text{ ppm}/^\circ\text{C}$  است. با توجه به معادله‌ی (۱۷) و مقدار  $3\sigma = 41.041\%$  این گونه نتیجه می‌شود که: در ۹۹/۷ درصد موارد بیشترین انحراف ضریب دمایی ولتاژ خروجی از مقدار نامی آن برابر با  $13/54 \text{ ppm}/^\circ\text{C}$  است. در ادامه ضریب دمایی ولتاژ خروجی به‌زای ۱۰۰ نمونه در شکل (۱۳) نشان داده شده است.



شکل ۱۳. هیستوگرام ضریب دمایی ولتاژ خروجی مدار شکافباند پیشنهادی بر حسب  $\text{ppm}/^\circ\text{C}$  برای ۱۰۰ نمونه

همچنین برای بررسی اثر عدم تطابق ترانزیستورها بر نسبت رد منبع تغذیه مدار پیشنهادی در فرکانس‌های پایین، شبیه‌سازی ۱۰۰ نمونه مرجع شکافباند در جدول ۸ نشان داده شده است.

جدول ۸. اثر عدم تطابق ترانزیستورها بر نسبت رد منبع تغذیه در فرکانس‌های

پایین (شبیه‌سازی مونت کارلو برای ۱۰۰ نمونه)

نسبت رد منبع تغذیه در فرکانس DC بر دسی بل	۱۰۰ نمونه‌ها
بیشترین مقدار نمونه‌ها	-۱۲۷/۹
کمترین مقدار نمونه‌ها	-۹۱/۲۱
میانگین نمونه‌ها	-۱۰۸/۶۱۲۱۸
میانگین نمونه‌ها	-۱۰۷/۴۷۵

با توجه به معادله‌ی (۱۶) و مقدار  $1\sigma = 5.9\%$  این گونه نتیجه می‌شود که: در ۶۸ درصد موارد، بیشترین انحراف نسبت رد منبع تغذیه از مقدار نامی آن که ۱۰۹- دسی بل است، برابر با  $6/43 \pm$  دسی بل است. با توجه به معادله‌ی (۱۷) و مقدار  $3\sigma = 17.755\%$  این گونه نتیجه می‌شود که: در ۹۹/۷ درصد موارد، بیشترین انحراف نسبت رد منبع تغذیه از مقدار نامی آن برابر با  $19/3 \pm$  دسی بل است. در نتیجه میانگین نسبت رد منبع تغذیه در مدار

جدول ۹. مقایسه نتایج به دست آمده از مدار طراحی شده با نمونه کارهای مشابه

مدار پیشنهادی	[۱۲]*	[۱۱]*	[۱۰]*	[۹]	[۷]*	[۲]	[۱]	مرجع
با استفاده از ترانزیستورهای ماسفت در ناحیه وارونگی قوی	با استفاده از ترانزیستورهای دوقطبی	با استفاده از ترانزیستورهای دوقطبی	با استفاده از ترانزیستورهای دوقطبی	با استفاده از ترانزیستورهای ماسفت در ناحیه وارونگی قوی	با استفاده از ترانزیستورهای دوقطبی	با استفاده از ترانزیستورهای دوقطبی	با استفاده از ترانزیستورهای دوقطبی	
-----	۲۰۱۰	۲۰۱۱	۲۰۱۱	۲۰۱۲	۲۰۱۱	۲۰۱۲	۲۰۰۳	سال گزارش
۰/۱۸	۰/۵	۰/۵	۰/۵	۰/۱۸	۰/۱۸	۰/۱۸	۰/۲۵	تکنولوژی استفاده شده $\mu\text{m}$
۴۶۶/۷	۱۲۴۱	۲۲۸	۴۷۸/۶	۳۴۳	۶۹۸	۱۲۰۴	۷۰۰	ولتاژ خروجی mV
۰/۹۹۲ الی ۲/۵	۵	۱ الی ۵	۱/۲ الی ۳	۱/۵ الی ۳/۵	-----	-----	۱ الی ۲/۵	محدوده تغذیه مورد استفاده V
۴۲	۲۹۹	۲۶	۴۸	۱۱۷	۱۳۴	۱۵۰	۲۲۰	توان مصرفی $\mu\text{W}$
۲۹/۱۶	۱۵/۶	۳۴	۸/۹	۳	۲۰	۶/۱	۳۰	ضریب دمایی ولتاژ خروجی ppm/°C
۲۰- الی ۱۰۰	۲۰- الی ۱۴۰	۴۰- الی ۱۲۰	۴۰- الی ۱۱۰	۴۰- الی ۱۲۰	۴۰- الی ۱۴۰	۲۰- الی ۹۰	۰ الی ۷۰	محدوده دمایی بر اساس درجه سانتی‌گراد °C
۱۰۹	-----	۵۸	۵۸	۷۷	۹۵	۸۴	۱۱۰	نسبت رد منبع تغذیه در فرکانس پایین DC بر دسی‌بل dB
۸۰	-----	۵۸	۲۰	۷۷	-----	۴۴	۱۰۰	نسبت رد منبع تغذیه در فرکانس ۱۰ کیلوهرتز kHz بر دسی‌بل dB
۲۷	۵۹	۱۲	۱۵	۶۸	۶۰	۲۰	۷۰	نسبت رد منبع تغذیه در فرکانس ۱ مگاهرتز MHz بر دسی‌بل dB

### نتیجه گیری

پیشنهاد شده است. ترانزیستورهای ماسفت در مدار پیشنهادی در ناحیه وارونگی قوی بایاس می‌شوند. یک روش برای کم کردن حساسیت ولتاژ خروجی به تغذیه استفاده شده است. ولتاژ تغذیه

در این مقاله روشی برای ساخت یک مرجع ولتاژ شکاف‌بند با استفاده از ترانزیستورهای ماسفت به جای ترانزیستورهای دوقطبی

ولتاژ گیت ترانزیستورهای  $M_3$  و  $M_4$  برابر با  $V_{gate} = \frac{R_5}{R_4 + R_5} V_{ref}$  است. با تحلیل سیگنال کوچک  $V_{gs3} = V_{gs4} = (V_{gate} - V_{reg})$  به دست می آید. با توجه به معادله‌های (الف-۳) مقدار  $\frac{V_{ref}}{V_{reg}} = 5.475 \times 10^{-1}$  محاسبه می شود.


در ادامه برای محاسبه‌ی مقدار  $\frac{V_{REG}}{V_{ac}}$  باید در گره‌ی KCL در گره‌ی  $V_{REG}$  نوشته شود.

$$\frac{V_{ac} - V_{reg}}{r_{o_{m6}}} - g_{m6} V_{gs6} = g_{mT} V_{reg} + \frac{V_{reg} - V_1}{r_{o_{m3}}} + \frac{V_{reg} - V_2}{r_{o_{m4}}} - g_{m3} V_{gs3} - g_{m4} V_{gs4} \quad (\text{الف})$$

ولتاژ گیت ترانزیستور  $M_6$  به گره‌ی (g) متصل است. با تحلیل کوچک سیگنال  $V_{gs6} = (V_g - V_{ac})$  به دست می آید. در ادامه با قرار دادن مقادیر  $V_1 = 5.0636 \times 10^{-1} V_{reg}$  و  $V_2 = 7.0394 \times 10^{-1} V_{reg}$  در معادله‌ی (الف) داریم:

$$3.2781 \times 10^{-4} (V_{reg}) + 4.5431 \times 10^{-4} (V_g) = 4.5934 \times 10^{-4} (V_{ac}) \quad (\text{الف})$$

برای درک بهتر روابط مدار، مدل سیگنال کوچک شکل (الف-۱) در شکل (الف-۲) نشان داده شده است.



شکل (الف-۲). مدل سیگنال کوچک بخش High PSRR شکل (الف-۱)

به منظور محاسبه‌ی  $V_g$  در گره‌ی (g) KCL نوشته می شود:

$$\frac{V_g}{R_b} + \frac{V_g - V_a}{r_{o_{m8}}} + g_{m8} V_{gs8} = 0 \quad (\text{الف})$$

با ساده سازی معادله‌ی (الف) خواهیم داشت:

$$V_a = 3.946 \times 10^{-3} (V_g) + 0.4077 (V_{reg}) \quad (\text{الف})$$

حال در گره‌ی (a) KCL نوشته می شود:

$$\frac{V_g - V_a}{r_{o_{m8}}} + g_{m8} V_{gs8} = \frac{V_a - V_{ac}}{r_{o_{m7}}} + g_{m7} V_{gs7} \quad (\text{الف})$$

پس از ساده سازی رابطه‌ی فوق خواهیم داشت:

$$\frac{V_g - V_a}{r_{o_{m8}}} + g_{m8} (V_{gate} - V_a) = \frac{V_a - V_{ac}}{r_{o_{m7}}} + g_{m7} (V_g - V_{ac}) \quad (\text{الف})$$

مدار پیشنهادی ۱/۲ ولت و توان مصرفی آن ۴۲ میکرووات است. این مدار دارای ولتاژ خروجی ۴۶۶/۷ میلی‌ولت با ضریب دمایی ۲۹/۱ ppm/°C در بازه‌ی دمایی ۲۰- الی ۱۰۰ درجه سانتی‌گراد است. همچنین این مدار دارای نسبت رد منبع تغذیه‌ای برابر با ۱۰۹ دسی‌بل در فرکانس‌های پایین است.


### پیوست الف

بخشی از مدار مرجع شکاف‌بند پیشنهادی شکل ۴ برای محاسبه‌ی open loop  $(\frac{V_{ref}}{V_{ac}})$  در شکل (الف-۱) نشان داده شده است. در این شکل  $R_b$  مقاومت خروجی ترانزیستور  $M_{C2}$  است. با دقت در مدار شکل ۲ و مقایسه‌ی آن با مدار شکل ۴ مشخص می شود که ترانزیستور  $M_{C2}$  عملاً منبع جریان  $I_b$  را پیاده‌سازی می کند، هدایت انتقالی ترانزیستورهای معادل از گره‌ی  $V_{reg}$  با  $g_{mT}$  و طبق معادله‌ی (الف) نشان داده شده است.

$$g_{mT} = g_{m1} + g_{m2} + g_{m5} \quad (\text{الف})$$

بر اساس شکل (الف-۱) مقدار open loop  $(\frac{V_{ref}}{V_{ac}})$  به صورت زیر محاسبه می شود:

$$\left(\frac{V_{ref}}{V_{ac}}\right) \text{ open loop} = \frac{V_{ref}}{V_{REG}} \times \frac{V_{REG}}{V_{ac}} \quad (\text{الف})$$



شکل (الف-۱). نمای کلی از بخش High PSRR مدار پیشنهادی

به دلیل نداشتن تقارن در مدار مرجع شکاف‌بند ( $w_{M33} = w_{M44}$ ) باید سه KCL در گره‌های  $V_1$ ،  $V_2$  و  $V_{ref}$  نوشته شود.

$$\frac{V_{reg} - V_1}{r_{o_{m3}}} - g_{m3} (V_{gs3}) = \frac{V_1}{r_{o_{m33}}} + \frac{V_1}{\frac{1}{g_{m33}}} + \frac{V_1 - V_{ref}}{R_2} \quad (\text{الف})$$

$$\frac{V_{reg} - V_2}{r_{o_{m4}}} - g_{m4} (V_{gs4}) = \frac{V_2}{r_{o_{m44}}} + \frac{V_2}{\frac{1}{g_{m44}}} + \frac{V_2 - V_{ref}}{R_3} \quad (\text{الف})$$

$$\frac{V_{ref} - V_1}{R_2} + \frac{V_{ref} - V_2}{R_3} + \frac{V_{ref} - V_{gate}}{R_4} = 0 \quad (\text{الف})$$

IEEE International Symposium Low Power Electronics and Design (ISLPED), pp. 289-294, Aug. 2008.

[5] Li Jing-hu, Wang Yong-sheng, Yu Ming-yan, Ye Yi-zheng, "A novel piecewise curvature-corrected CMOS bandgap reference," IEEE International Caribbean Conference on Devices, Circuits and Systems (ICDCS), pp. 1-5, Apr. 2008.

[6] Ricardo Pureza Coimbra, Carlos Alberto dos Reis Filho, "Temperature-related voltage generating circuit using MOS in strong inversion," IEEE International Conference on Industrial Technology (ICIT), pp. 1591-1595, Mar. 2010.

[7] M. Chahardori, M. Atarodi, M. Sharifkhani, "A sub 1-V high PSRR CMOS bandgap voltage reference," Elsevier Journal of Microelectronics, Vol. 42, No. 9, pp. 1057-1065, Sept. 2011.

[8] B. Robert Gregoire, Un-Ku Moon, "Process independent resistor temperature-coefficients using series/parallel and parallel/series composite resistors," IEEE International Symposium on Circuits and Systems (ISCAS), pp. 2826-2829, May. 2007.

[9] E. Shami, H. Shamsi, "A 3-ppm/°C bandgap voltage reference using MOSFETs in strong inversion region," Iranian Conference Electrical Engineering (ICEE), pp. 51 - 54, 2012.

[10] Jing-Hu Li, Xing-bao Zhang, Ming-yan Yu, "A 1.2-V piecewise curvature-corrected bandgap reference in 0.5µm CMOS process," IEEE Transactions on Very Large Scale Integration (VLSI) Systems, Vol. 19, No. 6, pp. 1118 - 1122, Jun. 2011.

[11] David C. W. Ng, David K. K. Kwong, and Ngai Wong, "A Sub-1v, 26µW, low-output-impedance CMOS bandgap reference with a low dropout or source follower mode," IEEE Transactions on Very Large Scale Integration (VLSI) Systems, Vol. 19, No. 7, pp. 1305 - 1309, Jul. 2011.

[12] A. Tajalli, M. Chahardori, A. Khodaverdi, "An area and power optimization technique for CMOS bandgap voltage references," Springer Journal of Analog Integrated Circuits and Signal Processing, Vol. 62, No. 2, pp. 131-140, Feb. 2010.

با قرار دادن مقدار رابطه‌ی (الف) در معادله‌ی (الف) و پس از ساده‌سازی رابطه‌ی زیر به دست می‌آید:

$$V_g = 1.01 (V_{ac}) - 4.63 \times 10^{-3} (V_{reg}) \quad (\text{الف} ۱۲)$$

با تلفیق معادله‌های (الف) و (الف) خواهیم داشت:

$$\frac{V_{reg}}{V_{ac}} = 1.043 \times 10^{-3} \quad (\text{الف} ۱۳)$$

در پایان نسبت ولتاژ خروجی مرجع شکاف‌باند به ولتاژ تغذیه در وضعیت حلقه باز به صورت زیر محاسبه می‌شود:

$$\left(\frac{V_{ref}}{V_{ac}}\right)_{\text{open loop}} = \frac{V_{ref}}{V_{REG}} \times \frac{V_{REG}}{V_{ac}} = 5.71 \times 10^{-4} \quad (\text{الف} ۱۴)$$

با استفاده از رابطه‌ی (الف) (۱۳)، بهره‌ی حلقه‌ی هسته‌ی مدار شکاف‌باند پیشنهادی برابر با  $LG = 61/90$  محاسبه خواهد شد. با استفاده از معادله‌ی (الف) (۱۴) و رابطه‌ی (الف) (۱۵)، نسبت رد منبع تغذیه در حوزه‌ی لگاریتم به صورت زیر محاسبه می‌شود:

$$\text{PSRR} = 20 \times \log \frac{\left(\frac{V_{ref}}{V_{ac}}\right)_{\text{open loop}}}{1 + LG} = -101 \text{ dB} \quad (\text{الف} ۱۵)$$

## مرجع‌ها

[1] S. Mehrmanesh, M. B. Vahidfar, H. A. Aslanzadeh, M. Atarodi, "A 1-volt, high PSRR, CMOS bandgap voltage reference," IEEE International Symposium on Circuits and Systems (ISCAS), Vol. 1, pp. 381-384, May. 2003.

[2] Y. Yuzman, H. CheLah, N. Razali, H. Siti Noor, Y. Tan Kong, "Design and characterization of bandgap voltage reference," IEEE International Conference Semiconductor Electronics (ICSE), pp. 686-689, 2012.

[3] G. A. Rincon-Mora, P. E. Allen, "A 1.1-V current-mode and piecewise-linear curvature corrected bandgap reference," IEEE Journal of Solid-State Circuits (JSSC), Vol. 33, No. 10, pp. 1551-1554, Oct. 1998.

[4] Li Jing-hu, Fu Yu-nan, Wang Yong-sheng, "A 1-V piecewise curvature-corrected CMOS bandgap reference,"