

# تحلیل و طراحی یک اسیلاتور بسیار کم نویز در تکنولوژی CMOS

امیر نیک پیک<sup>۱</sup>، عبدالرضا نبوی<sup>۲</sup>، ابوالفضل چمن مطلق<sup>۳</sup>

۱ دانشجوی دکتری برق و الکترونیک، دانشگاه تربیت مدرس، nik@modares.ac.ir

۲ استاد دانشکده برق و کامپیوتر، دانشگاه تربیت مدرس

۳ استادیار دانشکده فوا، دانشگاه امام حسین (ع)

تاریخ دریافت: ۹۳/۲/۲ تاریخ پذیرش: ۹۳/۸/۲۶

## چکیده

در این مقاله، ساختار یک VCO بسیار کم نویز معرفی شده است که نویز فاز آن از کمترین نویز فاز قابل حصول در ساختار VCO های موجود کمتر است. در مدار پیشنهادی از یک مدار تشدید مرتبه چهار استفاده شده است، همچنین شکل موج جریان تزریقی به این مدار به صورت کلاس C است که بهترین بهره تبدیل DC به RF را به دست می دهد. نویز فاز اسیلاتور پیشنهادی به صورت تحلیلی بررسی شده که نتیجه آن فرمول های بسته ای است که میزان بهبود نویز فاز در ساختار مطروحه را نسبت به ساختار متداول، برای مقادیر مختلف عناصر مدار تشدید، نشان می دهد. برای مثال مقدار این بهبود در ناحیه جریان-محدود در مقایسه با ساختار متداول و برای عناصر مشابه مدار تشدید، 6 dB است. به منظور تایید صحت فرمول های استخراج شده، نویز فاز حاصل از روابط با نتایج شبیه سازی مقایسه شده است که این نتایج تطابق عالی دارند.

## کلیدواژه

اسیلاتور کنترل شونده با ولتاژ (VCO)، نویز فاز، تئوری نویز فاز حاجی میری، تابع حساسیت ضربه

## مقدمه

دوم آنست که با پیشرفت تکنولوژی CMOS و کوچک شدن ترانزیستورها تا ابعاد زیر میکرومتر، نویز آن ها بسیار بیشتر و منبع تغذیه آن ها کوچکتر می شود. این دو عامل، سبب می شود که پیشرفت تکنولوژی کار طراحی اسیلاتور کم نویز را دشوارتر کند، به طوری که گاهی گرفتن عملکرد مورد نظر در تکنولوژی CMOS میسر نیست (مانند مثال فوق در مورد GSM 900) و استفاده از تکنولوژی های گرانقیمت تر نظیر GaAs یا SiGe اجتناب ناپذیر می گردد.

در این مقاله یک ساختار اسیلاتور پیشنهاد می شود که در عین حال که نوساناتی با نویز فاز کمتر از ساختارهای متداول تولید می کند، فاکتور شایستگی<sup>۲</sup> (FOM) را تخریب نمی نماید. مزیت اصلی مدار پیشنهادی ما آنست که نویز فاز آن تا حدی پایین است که حصول آن توسط ساختارهای شاخه شده، تا جایی که نگارندگان مطلعند، یا امکان پذیر نیست یا همانطور که در این مقاله خواهیم دید، با مصرف توان بسیار بیشتر و در نتیجه FOM بدتر امکان پذیر است. در این مقاله ساختار پیشنهادی به طور

اسیلاتور های کنترل شونده با ولتاژ (VCO)<sup>۱</sup> یک جزء لاینفک سیستم های مخابراتی بی سیم هستند. مهمترین پارامتر عملکرد VCO نویز فاز آن می باشد. ظرف دهه اخیر تلاش های بسیاری در جهت تحلیل نویز فاز و مکانیزم های تولید آن [۱-۴] و همچنین ارائه روش های طراحی به منظور کاهش آن صورت گرفته است [۵-۹]. علی رغم دستاوردهای قابل ملاحظه ای که هم در حوزه تحلیل و هم در حوزه طراحی اسیلاتور کم نویز در تکنولوژی CMOS خصوصاً ظرف سالیان اخیر صورت گرفته است، هنوز چالش های متعددی در هر دو حوزه باقی مانده است. دو دلیل عمده باعث می شود که مساله به طور کامل حل نشود. اول آنکه برخی استانداردهای مخابراتی جدید نیازمند اسیلاتورهای به شدت کم نویزی در فرستنده و گیرنده می باشند. برای مثال اسیلاتور در مسیر فرستنده برای ایستگاه موبایل GSM 900 باید بتواند نویز فازی بهتر از ۱۶۲ dBc/Hz در آفست فرکانسی ۲۰ MHz از حامل ۹۰۰ MHz بدهد. یا در مسیر گیرنده اسیلاتور باید بتواند نویز فازی بهتر از ۱۴۷ dBc/Hz در آفست 800 KHz بدهد. دلیل

2. Figure-of-Merit

1. Voltage-Controlled Oscillator

آستانه ترانزیستورها پایین بیاوریم. ولتاژ گیت پایین تر کمک می-کند که ترانزیستورهای  $M_1$  و  $M_2$  به ازای دامنه نوسان بزرگتری در ناحیه اشباع بمانند که موجب بهبود نویز فاز می-شود. همچنین مجموعه‌ی ترانزیستورهای  $M_{tail}$ ،  $M_1$  و  $M_2$  به همراه خازن بزرگ چند پیکوفارادی  $C_{tail}$  شبیه یک "آشکارساز قله" عمل می-کنند. بنابراین پس از آغاز نوسانات، ولتاژ گره سورس مشترک زوج تفاضلی شروع به افزایش می-کند و آنگاه در مقداری بزرگتر از صفر رشد آن متوقف می-شود. اگر ولتاژ  $V_{bias}$  در حدود ولتاژ آستانه‌ی ترانزیستورهای زوج تفاضلی انتخاب شده باشد، پس از شروع نوسانات ولتاژ DC گیت-سورس ترانزیستورهای  $M_1$  و  $M_2$  مقداری کمتر از ولتاژ آستانه خواهد داشت. بنابراین در قسمت اعظم سیکل نوسانات  $M_1$  و  $M_2$  خاموش خواهند بود و تنها در حوالی نقاط قله‌ی ولتاژ خروجی ترانزیستورها روشن شده و انرژی تلف شده در مدار تشدید را به آن باز می-گردانند. بنابراین شکل موج جریان ترانزیستورهای  $M_1$  و  $M_2$  به صورت کلاس-C خواهد بود که دارای بهره تبدیل DC-RF بهتری (در حدود ۱٫۶ برابر) نسبت به ساختار اسیلاتور اتصال ضربدری متداول است [۱۰]. این نیز به افزایش دامنه نوسانات و بنابراین کاهش نویز فاز کمک می-کند. در نهایت حضور یک خازن بزرگ به موازات ترانزیستور دنباله باعث می-شود، نویز سفید این ترانزیستور جذب خازن شده و به نویز فاز تبدیل نشود. شایان ذکر است که نویز این ترانزیستور گاه می-تواند سهم قابل توجهی در افزایش نویز فاز کلی اسیلاتور داشته باشد [۶، ۱۱]. مجموع عوامل فوق باعث می-شود که نویز فاز اسیلاتور کلاس-C، در نقطه بهینه بایاس دنباله<sup>۴</sup>، در حدود ۹٫۳ dB بهتر از ساختار اسیلاتور اتصال ضربدری متداول باشد [۱۰].

به هر روی، با فرض آنکه هیچیک از ترانزیستورها وارد ناحیه تریود نشوند و نیز هیچ مقدار از نویز ترانزیستور دنباله به نویز فاز تبدیل نشود، عبارت زیر بیانگر کمترین نویز فاز قابل حصول اسیلاتور LC در ناحیه  $1/f^2$  است برای آفست  $\Delta\omega$  است<sup>۵</sup> [۱۰].

$$L_{min}(\Delta\omega) = 10 \log \left( \frac{K_B T}{4A_{max}^2} \cdot R_s \cdot (1 + \gamma) \cdot \left( \frac{\omega_{osc}}{\Delta\omega} \right)^2 \right)$$


### 3. Peak Detector

۴. مقدار جریان بایاسی که به ازای آن در قله نوسانات،  $M_1$  و  $M_2$  در لبه-ی ناحیه تریود قرار می-گیرند. در واقع در این بایاس بیشترین دامنه‌ی را داریم که در آن همچنان همه ترانزیستورها در ناحیه اشباع هستند.

۵. مادامی که این شروط برقرار باشد، عبارت (۱) برای ساختار اتصال ضربدری پایه [۳] و مکمل [۴] نیز صادق است. تنها تفاوت در مقدار  $A_{max}$  برای این ساختارها خواهد بود.

مفصل تحلیل می-شود و برتری ساختار پیشنهادی به صورت تئوری و به کمک شبیه‌سازی اثبات خواهد شد.

ساختار مقاله به شرح زیر است. ابتدا ساختار اسیلاتور پیشنهادی را که در آن یک مدار تشدید مرتبه چهار استفاده شده است را به اختصار معرفی می-کنیم. سپس مدار تشدید مرتبه چهار را در حالت کلی تحلیل می-کنیم. در این قسمت فرمول‌های بسته‌ای برای فرکانس‌های تشدید و همچنین مقدار امپدانس معادل مدار تشدید در فرکانس تشدید استخراج خواهد شد. در بخش بعد به تحلیل نویز فاز خواهیم پرداخت. در این بخش نویز فاز ناشی از منابع مختلف نویز سفید در مدار اسیلاتور تحلیل خواهد شد و برای هر یک فرمول بسته‌ای ارائه می-شود. در بخش بعد به طور تحلیلی و نیز به کمک شبیه‌سازی مدار پیشنهادی را با ساختار متداول مقایسه خواهد شد. در نهایت، در بخش آخر به نتیجه‌گیری خواهیم پرداخت.



شکل ۱. اسیلاتور کلاس-C

## ساختار نوسانساز بسیار کم نویز بر مبنای مدار تشدید مرتبه چهار

در شکل ۱ مدار اسیلاتور کلاس-C معرفی شده در [۱۰] نشان داده شده است. شکل موج کلاس-C به شکل موجی اطلاق می-شود که در آن ترانزیستور در کمتر از ۵۰٪ دوره تناوب جریان (۱) می-دهد، به عبارت دیگر زاویه هدایت کمتر از ۱۸۰ درجه است.

استفاده همزمان از چند تکنیک باعث شده که اسیلاتور کلاس-C از نظر نویز فاز، عملکرد بسیار بهتری نسبت به سایر ساختارهای اسیلاتور LC داشته باشد. اجازه دهید ببینیم دلیل برتری عملکرد این مدار نسبت به ساختار متداول چیست. در اسیلاتور کلاس-C همانطور که در [۱۰] نشان داده شده است بایاس گیت ترانزیستورها توسط خازنهای  $C_c$  از بایاس درین آن‌ها جدا شده و به صورت مجزا توسط مقاومت‌های  $R_b$  فراهم شده است. این امر باعث می-شود که بتوانیم مقدار DC ولتاژ گیت‌ها را تا نزدیکی ولتاژ

کمینه نویزفاز قابل حصول کاهش می‌یابد. برای مثال، طبق رابطه (۱) با کاهش  $A_{max}$  به نصف، کمینه نویزفاز ۶ dB افزایش می‌یابد. در این مقاله به دنبال معرفی ساختاری هستیم که علاوه بر آنکه تمامی مزایای اسیلاتور کلاس C را دارد، می‌تواند با دامنه نوسانات برابر نویز فاز کمتری نسبت به اسیلاتور کلاس C معمولی از خود نشان دهد. در ادامه این بخش، به معرفی اجمالی ساختار پیشنهادی می‌پردازیم و سپس در بخش‌های آتی به تحلیل مفصل آن خواهیم پرداخت.

شکل ۲ مدار پیشنهادی را نشان می‌دهد. در این مدار از یک مدار تشدید مرتبه چهار استفاده شده است، که در آن به صورت نشان داده شده ولتاژ خروجی به گیت ترانزیستورها فیدبک داده شده است. در شکل ۳ موج‌های  $V_1$ ،  $V_2$  و  $I_{tail}$  و در شکل ۴،  $V_{gs2}$  و  $V_{gs1}$  و  $I_1$  و  $I_2$  به تصویر کشیده شده است. همانطور که از شکل-۱ ها پیداست شکل موج جریان به صورت کلاس-C است. این اسیلاتور تمام مزیت‌های ذکر شده برای اسیلاتور کلاس-C را داراست مضاف بر این خواهیم دید، استفاده از مدار تشدید مرتبه چهار به شکل نشان داده شده باعث می‌شود با دامنه‌ی نوسانات برابر و سلفهای مشابه، در حدود ۶ dB نویزفاز بهتری نسبت به آنچه عبارت (۱) برای کمینه نویزفاز ممکن ارائه می‌کند، بدست آید. در ادامه مقاله ابتدا روابط مربوط به مدار تشدید مرتبه چهار را استخراج می‌کنیم و سپس به تحلیل نویز فاز ساختار پیشنهادی می‌پردازیم. به صورت تئوری نشان می‌دهیم چرا اسیلاتور پیشنهادی کمینه نویزفاز بهتری دارد.


### مدار تشدید مرتبه چهار

در شکل ۵ مدار تشدید مرتبه‌ی چهار که از ترکیب یک مدار تشدید سری و یک مدار تشدید موازی تشکیل شده، نشان داده شده است.  $R_p$  و  $R_s$  به ترتیب بیانگر تلفات ناشی از سلف سری و موازی است. در شکل ۶ منحنی‌های نمونه برای عبارات  $|V_2/I_{in}|$  و  $|V_1/I_{in}|$  ترسیم شده است. همانطور که در شکل دیده می‌شود، این تانک مرتبه‌ی چهار، دارای دو فرکانس تشدید است. در حالت کلی مقادیر این فرکانس‌های تشدید با مقادیر فرکانس‌های تشدید هر کدام از تانک‌ها متفاوت است. علاوه بر این، مقدار عبارات  $|V_1/I_{in}|$  و  $|V_2/I_{in}|$  در فرکانس‌های تشدید تانک مرتبه چهار متفاوت است. توابع تبدیل  $|V_1/I_{in}|$  و  $|V_2/I_{in}|$ ، به صورت (۲) و (۳) در ابتدای صفحه بعد می‌باشد. حال با توجه به (۲) و (۳) داریم:


$$\left| \frac{V_2}{V_1} \right| (S) = \frac{SC_s(R_s + L_s S)}{L_s C_s S^2 + R_s C_s S + 1} \quad (4)$$

که در آن  $A_{max}$  بیشینه دامنه نوسانی است که به ازای آن تمامی ترانزیستورها در ناحیه اشباعند،  $\omega_{osc}$  فرکانس نوسان،  $K_B$  ثابت بولتزمن،  $T$  دما بر حسب کلوین،  $\gamma$  ضریب نویز ترانزیستور و  $R_s$  مقدار مقاومت سری با سلف است که تلفات مدار تشدید را مدل می‌کند.


سؤالی که در اینجا مطرح می‌شود آنست که آیا می‌توان سطح نویز فاز را از این نیز پایین‌تر آورد. اهمیت پاسخ به این سوال در آن است که با پیشرفت تکنولوژی و کاهش مستمر منبع تغذیه مدارها، مقدار بیشینه دامنه نوسان  $A_{max}$  کاهش و به تبع آن



شکل ۲. مدار اسیلاتور پیشنهادی مبتنی بر مدار تشدید مرتبه چهار.



شکل ۳. شکل موج ولتاژهای  $V_1$ ،  $V_2$  جریان  $I_{tail}$



شکل ۴. شکل موج ولتاژهای  $V_{gs1}$ ،  $V_{gs2}$  جریان های  $I_1$  و  $I_2$

با انجام محاسبات طولانی و البته سر راست، می توان فرکانس های تشدید مدار تانک مرتبه چهار را بدست آورد:

$$\frac{V_1}{I_{in}}(S) = \frac{(L_p S + R_p)(R_s C_s S + L_s C_s S^2 + 1)}{C_p C_s L_p L_s S^4 + (C_p L_p R_s C_s + C_p R_p L_s C_s) S^3 + (C_p R_p C_s R_s + C_p L_p + C_s L_s + C_s L_p) S^2 + (C_p R_p + R_s C_s + C_s R_p) S + 1} \quad (2)$$

$$\frac{V_2}{I_{in}}(S) = \frac{S C_s (R_s + L_s S)(R_p + L_p S)}{C_p C_s L_p L_s S^4 + (C_p L_p R_s C_s + C_p R_p L_s C_s) S^3 + (C_p R_p C_s R_s + C_p L_p + C_s L_s + C_s L_p) S^2 + (C_p R_p + R_s C_s + C_s R_p) S + 1} \quad (3)$$

که  $Q_s$ ، ضریب کیفیت مدار تشدید سری است. با فرض آنکه  $m^2 / |m^2 - 1| Q_s / m \gg 1$  عبارت فوق به صورت

$$\omega_{osc1} = \frac{\sqrt{2}}{2} \omega_p \omega_s \sqrt{\frac{1}{\omega_p^2} + \frac{1}{\omega_s^2} + \frac{1}{\omega_x^2} + \sqrt{\left(\frac{1}{\omega_p^2} + \frac{1}{\omega_s^2} + \frac{1}{\omega_x^2}\right)^2 - \frac{4}{\omega_s^2 \omega_p^2}}} \quad (5)$$

$$\omega_{osc2} = \frac{\sqrt{2}}{2} \omega_p \omega_s \sqrt{\frac{1}{\omega_p^2} + \frac{1}{\omega_s^2} + \frac{1}{\omega_x^2} - \sqrt{\left(\frac{1}{\omega_p^2} + \frac{1}{\omega_s^2} + \frac{1}{\omega_x^2}\right)^2 - \frac{4}{\omega_s^2 \omega_p^2}}} \quad (6)$$

تقریب زده می شود. مثلاً برای حالت تانک های سری و موازی مشابه که  $m = 1.62$  است، نسبت پیک دو منحنی در  $\omega_{osc1}$  برابر خواهد بود با  $1.62$ ، که باز هم دقیقاً با شکل ۶ مطابقت دارد. همچنین مقاومت موثر دیده شده در دو سر مدار تشدید مرتبه چهار  $R_{p,eff}$  به صورت زیر است.

$$R_{p,eff} = \left. \frac{V_1}{I_{in}}(j\omega) \right|_{\omega=\omega_{osc1}} = \left( \frac{1}{n^2 Q_p^2 R_{sp}} + \frac{m^4}{Q_s^2 R_s (1-m^2)^2} \right)^{-1} \quad (8)$$

که  $n = \omega_{osc} / \omega_p$  توجه کنیم که  $Q_p$  و  $Q_s$ ، ضریب کیفیت مدارهای تشدید سری و موازی است. همچنین  $R_{sp}$  مقاومت معادل سری با سلف  $L_p$  است. در حالت خاصی که هر دو تانک سری و موازی کاملاً مشابه باشند، با جایگذاری  $m=n=1.62$  خواهیم داشت:


$$R_{p,eff} = 0.27 Q^2 R_s \quad (9)$$

### تحلیل نویز فاز اسیلاتور با مدار تشدید مرتبه چهار


در این قسمت با استفاده از تئوری حاجی میری به محاسبه نویز فاز ناشی از تلفات مدار تشدید مرتبه چهار و ترانزیستورهای اتصال ضربدری می پردازیم. در تئوری حاجی میری نویز فاز ناشی از یک منبع نویز، به صورت (۱۰) است [۱].

$$L\{\Delta\omega\} = 10 \cdot \log \left( \frac{\Gamma_{rms}^2}{q_{max}^2} \cdot \frac{\bar{I}_n^2 / \Delta f}{2\Delta\omega^2} \right) \quad (10)$$

که در آن مقدار موثر تابع حساسیت ضربه  $\Gamma_{rms}$  (ISF) اسیلاتور برای منبع نویز ایستادن  $\bar{I}_n$  با چگالی طیف  $\bar{I}_n^2 / \Delta f$  است. در این رابطه  $q_{max}$  بیشینه بار جابجا شده در نقطه ای است که نویز به آن تزریق



شکل ۵. مدار تشدید مرتبه چهار



شکل ۶. منحنی های  $|V_2/I_{in}|$  و  $|V_1/I_{in}|$

که در آن،  $\omega_p^2 = 1/(L_p C_p)$ ،  $\omega_s^2 = 1/(L_s C_s)$  و  $\omega_x^2 = 1/(L_p C_s)$  است و  $\omega_{osc1} > \omega_{osc2}$

برای مثال در حالت خاصی که هر دو مدار تشدید شبیه هم باشند،  $\omega_{osc1} = 1.6 \omega_0$  و  $\omega_{osc2} = 0.6 \omega_0$  که فرکانس تشدید تانک های سری و موازی است. این مقادیر با مقادیر شبیه سازی نشان داده شده در شکل ۶ تطابق کامل دارد. با تعریف ضریب  $m$  به صورت  $m = \omega_{osc1} / \omega_s$  می توان نسبت پیک دو منحنی  $|V_2/I_{in}|$  و  $|V_1/I_{in}|$  به صورت زیر محاسبه کرد:

$$G = \left. \frac{V_2}{V_1}(j\omega) \right|_{\omega=\omega_{osc}} = \sqrt{\frac{m^2(m^2 Q_s^2 + 1)}{m^2 + (1-m^2)^2 Q_s^2}} \quad (7)$$

6. Impulse Sensitivity Function  
7. Stationary

$$\begin{bmatrix} x_1 \\ x_2 \\ x_3 \\ x_4 \end{bmatrix} = \begin{bmatrix} V_{cp} \\ L_p \omega_{osc} i_p \\ \frac{D i_s}{C_s V_{cs}} \\ DV_{cs} \end{bmatrix} \quad (17)$$

بنابراین داریم:

$$\begin{bmatrix} x_1 \\ x_2 \\ x_3 \\ x_4 \end{bmatrix} = A \cdot \begin{bmatrix} \cos \omega_{osc} t \\ \sin \omega_{osc} t \\ \cos(\omega_{osc} t - \theta) \\ \sin(\omega_{osc} t - \theta) \end{bmatrix} \quad (18)$$

معادلات حالت حاکم بر اسیلاتور مورد نظر به صورت (۱۵) است:

$$\begin{bmatrix} \dot{x}_1 \\ \dot{x}_2 \\ \dot{x}_3 \\ \dot{x}_4 \end{bmatrix} = \begin{bmatrix} \frac{1}{C_p} \left( -\frac{x_1}{R_p} - \frac{x_2}{L_p \omega_{osc}} - \frac{C_s \omega_{osc}}{D} x_3 + f \left( x_1 - \frac{x_4}{D} \right) \right) \\ \omega_{osc} x_1 \\ \frac{D}{L_s C_s \omega_{osc}} \left( x_1 - \frac{x_4}{D} - \frac{R_s C_s \omega_{osc}}{D} x_3 \right) \\ \omega_{osc} x_3 \end{bmatrix} \quad (19)$$

### محاسبه‌ی نویز فاز ناشی از تلفات تانک موازی

بنابر تئوری حاجی‌میری، انحراف فاز ناشی از اغتشاشی به اندازه‌ی

$$\Delta \bar{X} \quad \text{در بردار حالت، عبارت است از [۱]:}$$

$$\Delta \phi = \frac{\omega_{osc}}{\left| \dot{\bar{X}} \right|^2} (\Delta \bar{X} \cdot \dot{\bar{X}}) \quad (20)$$

با انتخاب صورت گرفته برای بردار حالت، فاز اضافی ایجاد شده


توسط بردار اغتشاش  $\Delta \bar{X}$  به صورت زیر خواهد بود [۱]:

$$\Delta \phi = \frac{\Delta \bar{X} \cdot \dot{\bar{X}}}{2A^2 \omega_{osc}} \quad (21)$$

به منظور محاسبه‌ی ISF برای نویز مقاومت  $R_p$ ، باید پاسخ فاز اسیلاتور به یک جریان ضربه به صورت  $\Delta Q \delta(t-\tau)$  را بدست آورد که  $\Delta Q$  کل بار تزریقی و  $t=\tau$  زمان تزریق ضربه جریان است. اگر این جریان ضربه‌ای را به صورت موازی با مقاومت  $R_p$  در نظر بگیریم، می‌توان نشان داد که بردار اغتشاش به صورت (۲۲) است:

$$\Delta \bar{X} = \begin{bmatrix} \frac{\Delta Q}{C_p} u(t-\tau) \\ 0 \\ 0 \\ 0 \end{bmatrix} \quad (22)$$

می‌شود. همچنین  $\Delta \omega$  آفست فرکانسی است [۱]. توجه کنیم که تابع حساسیت ضربه  $\Gamma(\omega_0 \tau)$  یک تابع متناوب، با تناوب  $2\pi/\omega_0$  است.  $\Gamma(\omega_0 \tau)/q_{max}$  بیانگر مقدار نهایی فاز اضافی ناشی از تزریق یک اغتشاش به صورت تابع ضربه واحد جریان، در زمان  $t=\tau$  است [۱]. بنابراین برای محاسبه تابع حساسیت ضربه برای یک منبع نویز خاص در مدار، باید به جای آن منبع، یک تابع ضربه در لحظات مختلف به مدار اعمال کرد، و جابجایی فاز ناشی از این اغتشاش را در خروجی نوسانات محاسبه کرد.



شکل ۷. مدار معادل اسیلاتور با مدار تشدید مرتبه چهار

مدار معادل اسیلاتور با مدار تشدید مرتبه چهار به صورت شکل ۷ است، که تابع  $F$ ، بیانگر مشخصه‌ی  $I-V$  قسمت فعال مدار اسیلاتور است. برای محاسبه جابجایی فاز ناشی از اغتشاش ضربه-ای، تابع حساسیت ضربه بهتر است معادلات حاکم بر اسیلاتور را به صورت معادلات حالت بنویسیم، داریم:

$$V_p = A \cos \omega_{osc} t \quad (11)$$

$$i_p = \frac{A}{L_p \omega_{osc}} \sin \omega_{osc} t \quad (12)$$

$$i_s = \frac{A C_s \omega_{osc} \cos(\omega_{osc} t - \theta)}{D} \quad (13)$$

$$V_{cs} = \frac{A \sin(\omega_{osc} t - \theta)}{D} \quad (14)$$

که در آن‌ها  $D$  عبارت است از:


$$\begin{aligned} D &= \sqrt{(1 - L_s C_s \omega_{osc}^2)^2 + R_s^2 C_s^2 \omega_{osc}^2} \\ &= \sqrt{(1 - m^2)^2 + \frac{m^2}{Q_s^2}} \end{aligned} \quad (15)$$

و نیز  $\theta$  برابر است با

$$\begin{aligned} \theta &= -\frac{\pi}{2} + \tan^{-1} \left( \frac{R_s C_s \omega_{osc}}{|L_s C_s \omega_{osc}^2 - 1|} \right) \\ &\approx -\frac{\pi}{2} \end{aligned} \quad (16)$$

بردار حالت را بصورت زیر تعریف می‌کنیم:

$$\Gamma_{RS}(\omega_{osc}\tau) = \frac{\sin(\omega_{osc}\tau - \theta)}{2} \quad (28)$$



شکل ۸. نویزفاز محاسبه شده (دایره) و شبیه سازی شده (خط پر) ناشی از نویز مقاومت های  $R_{sp}$ ,  $R_s$  به ازای مقادیر مختلف جریان بایاس در  $\Delta\omega=10\text{MHz}$

پس برای نویزفاز ناشی از  $R_s$  داریم:

$$L_{R_s}(\Delta\omega) = \frac{\Gamma_{rms,R_s}^2 \cdot \overline{V_n^2} / \Delta f}{2\Phi_{max}(\Delta\omega)^2} = \frac{K_B TR_S \omega_{osc}^4 D^2}{4NA^2 \omega_{osc}^2 (\Delta\omega)^2} \quad (29)$$

حال در رابطه‌ی (۲۹) اگر شرط  $|1-m^2| \gg m/Qs$  صادق باشد، داریم  $D=|1-m^2|$  پس نویزفاز خواهد شد:

$$L_{R_s}(\Delta\omega) = \frac{K_B TR_S}{4NA^2} \cdot \left(\frac{m^2-1}{m^2}\right)^2 \cdot \left(\frac{\omega_{osc}}{\Delta\omega}\right)^2 \quad (30)$$

حال اگر تلفات تانک موازی را نیز با یک مقاومت سری  $R_{sp}$  با سلف  $L_p$  مدل کنیم، عبارت کلی نویزفاز ناشی از تلفات موجود در مدار تشدید مرتبه‌ی چهار به صورت (۳۱) خواهد بود:

$$L(\Delta\omega) = \frac{K_B T}{4NA^2} \cdot \left( \frac{R_{sp}}{n^4} + R_s \left( \frac{m^2-1}{m^2} \right)^2 \right) \cdot \left( \frac{\omega_{osc}}{\Delta\omega} \right)^2 \quad (31)$$

که در آن  $n = \omega_{osc} / \omega_p$ . برای مثال در حالت خاصی که تانک‌های سری و موازی مشابه باشند، عبارت فوق برای یک اسیلاتور تقاضلی به صورت (۳۲) ساده می‌شود ( $m=n=62.1$ ):

$$L(\Delta\omega) = \frac{K_B T}{8A^2} \cdot (0.14 + 0.38) R_s \cdot \left( \frac{\omega_{osc}}{\Delta\omega} \right)^2 \quad (32)$$

در عبارت فوق ضریب ۰.۱۴ مربوط به تلفات  $L_s$  و ضریب ۰.۳۸ مربوط به تلفات  $L_p$  است. به عبارت دیگر نویزفاز ناشی از تلفات مدار تشدید موازی ۴.۳ dB کمتر از نویزفاز ناشی از تلفات مدار تشدید سری است.

که تابع  $u(t)$  تابع پله‌ی واحد است. بنابر (۲۵) و (۲۶) داریم:

$$\begin{aligned} \Delta\phi &= \left( \frac{\Delta Q}{C_p} \cdot A\omega_{osc} \sin \omega_{osc} t \right) u(t-\tau) \\ &= \left( \frac{\Delta Q}{C_p} \cdot \frac{1}{2A} \sin \omega_{osc} t \right) u(t-\tau) \end{aligned} \quad (23)$$

اگر  $AQ=1$  باشد، عبارت قبل پاسخ ضربه واحد فاز اسیلاتور یعنی  $h_\phi(t,\tau)$  است. از آنجا که طبق تئوری حاجی‌میری  $q_{max}=C_p A$  و  $h_\phi(t,\tau) = (I(\omega_{osc}t)/q_{max})u(t-\tau)$  داریم:

$$\Gamma_{RP}(\omega_{osc}\tau) = \frac{1}{2} \sin(\omega_{osc}\tau) \quad (24)$$

بنابراین نویزفاز ناشی از مقاومت  $R_p$  به صورت زیر در خواهد آمد:

$$L_{R_p}(\Delta\omega) = \frac{\Gamma_{rms,R_p}^2 \cdot \overline{I_n^2} / \Delta f}{2q_{max}^2 \cdot \Delta\omega^2} = \frac{K_B T}{4R_p N \cdot A^2 C_p^2 (\Delta\omega)^2} \quad (25)$$

که برای حالت تک‌سر  $N=1$  و برای حالت تقاضلی  $N=2$  است.

### محاسبه‌ی نویزفاز ناشی از تلفات تانک سری

مشابه قسمت قبل می‌توان عبارت  $ISF$  را برای مقاومت  $R_s$  بدست آورد. در اینجا باید پاسخ فاز اسیلاتور به ضربه‌ی ولتاژ سری با مقاومت سری مدار تشدید مرتبه‌ی چهار را بدست آوریم. در اینجا ضربه‌ی ولتاژ به صورت  $\Phi\Delta \delta(t-\tau)$  می‌باشد، که  $\Phi\Delta$  کل شار تزریقی می‌باشد. واضح است که همه‌ی ضربه‌ی ولتاژ جذب سلف  $L_s$  می‌شود و بنابراین در این حالت بردار اغتشاش به صورت (۲۶) خواهد بود:

$$\Delta\bar{X} = \begin{bmatrix} 0 \\ 0 \\ \frac{D\Delta\Phi}{L_s C_s \omega_{osc}} \\ 0 \end{bmatrix} \quad (26)$$

به طور دوگان قسمت قبل و با توجه به آنکه شار ماکزیمم جایجا شده در سلف  $L_s$  برابر است با:

$$\Phi_{max} = \frac{AL_s C_s \omega_{osc}}{D} \quad (27)$$

به سادگی عبارت  $ISF$  برای نویز مقاومت  $R_s$  به صورت (۲۸) محاسبه می‌شود:

به یک نکته‌ی دیگر نیز توجه کنیم از آنجا که امپدانس تانک در فرکانس نوسانات برای مدار تشدید پیشنهادی نسبت به مدار تشدید معمولی کاهش یافته است، اسیلاتور ارائه شده کمتر تحت تاثیر اثر بارگذاری ناشی از مقاومت خروجی ترانزیستورهای اتصال ضربدری قرار می‌گیرد. توجه کنیم که این نکته نیز حائز اهمیت است، چرا که با پیشرفت تکنولوژی مقاومت خروجی ترانزیستورها نیز کاهش می‌یابد، و این خاصیت اسیلاتور ارائه شده موافق روند بهبود تکنولوژی است. به علاوه، این خاصیت در ساختارهایی که ترانزیستورهای سوئیچ اسیلاتور، وارد ناحیه تریود می‌شوند بسیار مفید خواهد بود، چرا که اثر بارگذاری سوئیچ‌ها روی مدار تشدید را تعدیل می‌کند.<sup>۸</sup>

### محاسبه‌ی نویز فازی ناشی از نویز ترانزیستورهای اتصال ضربدری

ماهیت نویز در ترانزیستورهای اتصال ضربدری کمی متفاوت است با آنچه تاکنون در مورد تلفات در مدار تشدید سری و موازی بحث کردیم. با توجه به اینکه نقطه کار ترانزیستورهای اتصال ضربدری در طول یک دوره تناوب ثابت نیست، دیگر نمی‌توان نویز این ترانزیستورها را ایستاد در نظر گرفت. برای تحلیل نویز فازی ناشی از این منبع نویز در تئوری حاجی میری باید به جای مقدار موثر ISF مقدار موثر حاصلضرب ISF و تابع مدولاسیون نویز<sup>۹</sup> (NMF) را قرار داد [۱]. در واقع NMF ضریبی است که تغییرات لحظه‌ای چگالی طیف نویز را نشان می‌دهد [۱]. مقدار لحظه‌ای چگالی طیف توان نویز سفید ترانزیستور به صورت زیر است.

$$\frac{\overline{i_n^2}}{\Delta f} = 4K_B T \gamma g_m(t) \quad (34)$$


که در آن  $K_B$  ثابت بولتزمن،  $T$  دما برحسب کلوین  $g_m$  ترانسانایی ترانزیستور و  $\gamma$  یک ضریب برازش است که برای افزاره کانال کوچک مقدار  $2/3$  و برای افزاری کانال بزرگ عددی بین ۲ تا ۳ است.

با توجه به مطالب فوق برای محاسبه نویز فازی ناشی از نویز سفید ترانزیستورهای اتصال ضربدری باید صورت عبارت (۱۰) را با انتگرال زیر جایگذاری کرد.

۸. برای مثال در ساختار ولتاژ-بایاس که در آن منبع جریان دنباله حذف شده و ترانزیستورها در قسمت اعظم زمان نوسان در ناحیه خطی هستند این خاصیت به بهبود نویز فازی بسیار کمک می‌کند. بحث مفصل‌تر راجع به استفاده از مدار تشدید مورد نظر در ساختار ولتاژ-بایاس را به مقاله دیگری واگذار می‌کنیم.

### 9. Noise Modulation Function

در شکل ۸، نتایج حاصل از شبیه‌سازی نویز فازی در آفست  $10 \text{ MHz}$  برای اسیلاتور پیشنهادی و نویز فازی محاسبه شده توسط عبارت (۳۲) با هم مقایسه شده است. این شکل‌ها به ازای



شکل ۹. حساسیت نقاط مختلف اسیلاتور به نویز

می‌باشد. کیفیت سلف‌ها برابر با  $13.8$  در فرکانس  $3.5 \text{ GHz}$  و  $VDD=1.8$  بدست آمده اند. ضریب  $Cp=Cs=3.55 \text{ pF}$  و  $Lp=Ls=1.25 \text{ nH}$


دایره‌ها نتایج محاسبات را نشان می‌دهند، همانطور که می‌بینیم فرمول (۳۲) کاملاً دقیق است و جالب‌تر آنکه اختلاف نویز فازی ناشی از تلفات تانک‌های سری و موازی نیز دقیقاً  $3.4 \text{ dB}$  است. طراحی‌های دیگری نیز با تانک‌های متفاوت صورت گرفت و تطابق نتایج فرمول و شبیه‌سازی برای همه‌ی حالت‌ها مشابه حالت فوق بود، که به منظور اختصار از ذکر آن‌ها خودداری می‌کنیم.

اجازه دهید کمی به فرمول (۳۲) دقیق‌تر بنگریم. این فرمول می‌گوید که در اسیلاتور پیشنهادی، نویز تانک موازی، اگرچه دقیقاً برابر نویز تانک سری است، اما نویز فازی که ایجاد می‌کند،  $7.2$  برابر کمتر است. این به معنی آنست که در شکل ۹ نقاط A، نسبت به نقاط B،  $2.7$  برابر کمتر به نویز حساسند. توجه کنیم که این موضوع اهمیت زیادی دارد، چرا که نویز ترانزیستورهای اتصال ضربدری نیز به نقاط A ریخته می‌شود، یعنی نقاطی که نویز را کمتر به نویز فازی تبدیل می‌کنند. از بحث فوق نتیجه می‌گیریم که توپولوژی مورد بحث در مقابل نویز ترانزیستورهای  $M_1$  و  $M_2$  عملکرد بهتری از خود نشان می‌دهد. در حالت کلی، نسبت حساسیت نقطه‌ی B به حساسیت نقطه‌ی A به نویز به صورت زیر است:

$$S = \left( \frac{\omega_s}{\omega_p} \right)^4 \left( \frac{\omega_{osc}}{\omega_s} - 1 \right)^2 \quad (33)$$

$$L(\Delta\omega) = \frac{K_B T}{8A^2} \cdot \left( \frac{R_{SP}}{n^4} \cdot \left( 1 + \gamma \cdot \frac{H}{G} \right) + R_s \left( \frac{m^2 - 1}{m^2} \right)^2 \right) \cdot \left( \frac{\omega_{osc}}{\Delta\omega} \right)^2 \quad (42)$$

مثلا برای حالتی که عناصر مدارهای تشدید سری و موازی با هم برابر باشد، یعنی  $(m=n=62.1)$ ، عبارت  $H/G$  برابر است با ۳.۲. بنابراین، در این حالت نویز فاز ناشی از تلفات مدار تشدید موازی، مدارا تشدید سری و ترانزیستورهای اتصال-ضربداری دارای نسبتی به صورت  $1:2.7:2.3\gamma$  است. به عبارت دیگر، سهم نویز مدار فعال به مدار تشدید در اسپلاتور با مدار تشدید مرتبه چهار به صورت  $1:0.62\gamma$  است. این در حالی است که این نسبت برای اسپلاتور با مدار تشدید مرتبه دو به صورت  $1:\gamma$  است. این به این معنی است که در اسپلاتور پیشنهادی نه تنها نویز فاز ناشی از مدار تشدید کاهش یافته بلکه نویز فاز ناشی از هسته فعال اسپلاتور نیز بهبود یافته است.



شکل ۱۰. مقایسه مقادیر شبیه سازی شده (خط) با مقادیر محاسبه شده (دایره) برای نویز فاز ناشی از نویز ترانزیستور ها در آفست ۱۰ MHz.

### مقایسه ساختار پیشنهادی با ساختار متداول

اجازه دهید نویز فاز ناشی از مدار تانک مزبور را با مدار تانک معمولی مقایسه کنیم. طبق (۱) نویز فاز اسپلاتور با مدار تشدید معمولی به صورت زیر است:

$$L(\Delta\omega) = \frac{k_B T}{4A^2} \cdot R'_s \cdot (1 + \gamma) \cdot \left( \frac{\omega_{osc}}{\Delta\omega} \right)^2 \quad (43)$$

واضح است با فرض  $R_s = R'_s$ ، به ازای دامنه‌ی نوسانات برابر و در فرکانس مشابه نویز فاز ناشی از تلفات مدار تانک معمولی چهار برابر مدار تانک مرتبه چهار است، در حالیکه نویز مدار تانک مرتبه چهار دو برابر نویز مدار تانک معمولی است. در شکل ۱۱ نویز فاز دو ساختار مورد بحث شبیه‌سازی شده است. در این شبیه سازی ها از سلفی با مشخصات ذکر شده در بخش قبل استفاده شد است و نیز مدارات در یک تکنولوژی ۰.۱۸ میکرومتری CMOS پیاده‌سازی شده است. مقدار خازن مدار تشدید ساختار کلاس C طوری

$$N = \frac{1}{T_0} \int_{T_0} [4k_B T \gamma g_m(t)] \Gamma^2(\omega_0 t) dt \quad (35)$$

با فرض آنکه معادله  $I-V$  ترانزیستور MOS در ناحیه اشباع به صورت  $I=f(V_{gs})$  باشد، داریم:

$$g_m(t) = \frac{\partial f(V_{gs}(t))}{\partial V_{gs}(t)} = \frac{\partial f(V_{gs}(t)) / \partial t}{\partial V_{gs}(t) / \partial t} \quad (36)$$

با فرض آنکه ولتاژ خروجی به صورت  $V_{out}(t) = A \cos(\omega_0 t)$  باشد، داریم:

$$\partial V_{gs}(t) / \partial t = -GA \omega_0 \sin(\omega_0 t) \quad (37)$$

همچنین با توجه به متناوب بودن جریان ترانزیستور می‌توان نوشت:

$$\frac{\partial f(V_{gs}(t))}{\partial t} = \sum_{n=0}^{\infty} -n \omega_0 I_n \sin(n \omega_0 t) \quad (38)$$

حالا با ترکیب روابط (۳۶) و (۳۷) و (۳۸) داریم:

$$\begin{aligned} N &= \frac{1}{T_0} \int_{T_0} [4k_B T \gamma g_m(t)] \Gamma^2(\omega_0 t) dt \\ &= \frac{4k_B T \gamma}{T_0} \int_{T_0} \left( \frac{\sum_{n=1}^{\infty} n I_n \sin(n \omega_0 t)}{GA \sin \omega_0 t} \cdot \frac{1}{4} \sin^2(\omega_0 t) \right) dt \\ &= \frac{k_B T \gamma}{GA} \cdot \frac{1}{T_0} \int_{T_0} \left[ \sum_{n=1}^{\infty} n I_n \sin(n \omega_0 t) \sin(\omega_0 t) \right] dt \\ &= \frac{k_B T \gamma}{2GA} I_1 \end{aligned} \quad (39)$$

حال با جایگذاری  $A = R_{p,eff} I_1$  داریم:

$$L_{M1}(\Delta\omega) = \frac{k_B T \gamma}{4GR_{p,eff} C^2} \cdot \frac{1}{A^2} \cdot \frac{1}{(\Delta\omega)^2} \quad (40)$$

که قابل بازنویسی به صورت عبارت زیر است.

$$L(\Delta\omega) = \frac{K_B T}{4NA^2} \cdot \left( \frac{R_{SP}}{n^4} \cdot \gamma \cdot \frac{H}{G} \right) \cdot \left( \frac{\omega_{osc}}{\Delta\omega} \right)^2 \quad (41)$$


که در آن  $H = R_p / R_{p,eff}$  که با توجه به (۸) به سادگی قابل محاسبه است. در شکل ۱۰ مقادیر بدست آمده از (۴۱) با مقادیر نویز فاز شبیه سازی شده مقایسه شده است. همانطور که در شکل دیده می‌شود باز هم تطابق خوبی بین شبیه‌سازی و نتیجه تئوری برقرار است.

بنابراین عبارت کلی برای نویز فاز اسپلاتور با مدار تشدید مرتبه چهار به صورت زیر خواهد بود:

بنابراین مجبور خواهیم بود سلف کوچکتری انتخاب کنیم. مثلا فرض کنیم می خواهیم با مصرف توان بیشتر، ۳ dB نویز فاز را کاهش دهیم پس باید مقدار سلف را حداقل به نصف کاهش دهیم (نقطه B). متاسفانه همانطور که در شکل ۱۲ دیده می شود در این شرایط با کاهش مقدار سلف، ضریب کیفیت آن افت می کند. از آنجا که ضریب شایستگی اسیلاتور LC با مربع ضریب کیفیت مدار تشدید رابطه عکس دارد، این کار سبب می شود ضریب شایستگی اسیلاتور بدتر شود و بهبود نویز فاز مورد نظر نیز حاصل نشود. در این مثال، ضریب شایستگی به اندازه ۲,۱ dB بدتر می شود، نویز فاز هم بجای ۳ dB به اندازه ۲ dB بهبود می یابد. بنابراین تلاش برای بهبود نویز فاز با کاهش مقدار سلف، به بهای افت ضریب شایستگی اسیلاتور خواهد بود. اما در مورد اسیلاتور پیشنهادی این مصالحه شکسته شده است، چرا که همانطور که از رابطه (۴۲) برمی آید می توان مقادیر سلفها را طوری انتخاب نمود که بیشینه ضریب کیفیت را داشته باشند و همچنان اسیلاتور در حدود ۶ dB نویز فاز بهتری نسبت به ساختار معمولی با سلف مشابه خواهد داشت. همچنین، شبیه سازی نشان می دهد که کاهش بیش از حد سلف ممکن باعث شود که اسیلاتور اصلا شروع به کار نکند. مقاومت موازی معادل مدار تشدید در ساختار پیشنهادی در رابطه (۹) نشان داده شده است. بر طبق این رابطه اگر در مدار اسیلاتور شکل ۱ سلفی به اندازه ی ربع مقدار سلف استفاده شده در مدار پیشنهادی را برای حصول نویز فاز معادل در دو ساختار به کار بگیریم، مقاومت موازی معادل مدار تشدید برای هر دو ساختار معادل خواهد بود. این یعنی به صورت تئوری شرایط شروع نوسان در هر دو ساختار مشابه است، ولی در عمل به دلیل آنکه با کاهش مقدار سلف،  $Q$  آن نیز افت می کند (شکل ۱۲ را ببینید)، ساختار پیشنهادی شرایط شروع نوسان بهتری خواهد داشت.

برای روشن شدن بیشتر مطلب، اجازه دهید در همان شبیه سازی فوق سعی کنیم با کوچک کردن سلف در ساختار کلاس C معمولی، به مقدار نویز فاز معادل ساختار پیشنهادی برسیم. به این منظور سلف مدار تشدید را از ۱,۳ nH (سلف تک سر) به مقدار ۰,۵ nH کاهش دادیم.<sup>۱۲</sup> در این شرایط کمترین نویز فاز، که در مرز ناحیه خطی ترانزیستور ها به دست می آید، تقریبا برابر با کمترین نویز فاز ساختار پیشنهادی شد (مطابق شکل ۱۱ برابر است با -154.2-dB). اما به دلیل کاهش افت ضریب کیفیت سلف کوچکتر مطابق

انتخاب شده که هر دو مدار دارای فرکانس نوسانات برابر باشند. همانطور که از شکل ۱۱ پیداست، برای دامنه نوسانات برابر، نویز فاز ساختار پیشنهادی قبل از ورود ترانزیستورها به تریود مطابق تئوری در حدود ۶ dB از ساختار متداول بهتر است. همچنین بهترین نویز فاز قابل حصول از ساختار پیشنهادی نیز به مقدار تقریبا ۶ dB نسبت به ساختار متداول برتری دارد. فاکتور شایستگی (FOM) هر دو اسیلاتور با توجه به برابر بودن Q سلفها، تقریبا برابر است.<sup>۱۰</sup>



شکل ۱۱. نویز فاز شبیه سازی شده برای ساختار متداول کلاس C (منحنی آبی) و ساختار پیشنهادی (منحنی قرمز)

با دقت در رابطه (۴۳) متوجه می شویم که با فرض بیشینه دامنه نوسانات، برای حصول کمترین نویز فاز ممکن در ساختار استاندارد، باید مقدار  $R'_s$  را کوچک کرد، که این به معنی استفاده از سلف کوچکتر در مدار تشدید است. برای مثال طبق رابطه (۴۳) با نصف کردن مقدار سلف و در نتیجه  $R'_s$  انتظار داریم ۳ dB بهبود نویز فاز داشته باشیم.<sup>۱۱</sup> در عمل سلفهای کوچکتر ضریب کیفیت پایینتری دارند. این امر باعث می شود نتوانیم نویز فاز اسیلاتور را با مصرف هر مقدار توان، از حد خاصی پایینتر بیاوریم. برای آنکه مسئله روشن تر شود اجازه دهید مقدار ضریب کیفیت سلفهای مارپیچ متقارن موجود در پروسه ۰,۱۸ میکرومتری مورد استفاده در این مقاله را بر حسب مقدار سلف آنها شبیه سازی کنیم. نتیجه این شبیه سازی در شکل ۱۲ نمایش داده شده است. با توجه به شکل نقطه A که معادل یک سلف (تفاضلی) با اندازه ۲,۵ nH است، انتخاب مناسبی برای سلف تانک است، چرا که هم مقدار سلف بزرگ نیست و هم مقدار Q بیشینه است. حال فرض کنیم انتخاب سلف با این مقدار نویز فاز مورد نظر ما را برآورده نکند.

۱۰. شبیه سازی نشان می دهد که ساختار پیشنهادی در حدود ۰,۵ dB فاکتور شایستگی بهتری دارد. تعریف فاکتور شایستگی به صورت زیر


$$\text{FOM} = -L(\Delta\omega) - 20 \log \left( \frac{P_{\text{osc}}}{\Delta\omega} \right) + 10 \log \left( \frac{P_{\text{diss}}}{1 \text{ mW}} \right)$$

است: ۱۱. البته این کاهش نویز فاز با فرض ثابت بودن دامنه نوسانات است. که در این مثال با افزایش توان همراه خواهد بود.


۱۲. بدیهی است که با تغییر مقدار خازن مدار تشدید، فرکانس نوسان ثابت نگه داشته شده است. همچنین محدوده تنظیم برای هر دو ساختار ثابت و در حدود ۱۸٪ در نظر گرفته شد.

### نتیجه گیری

در این مقاله یک ساختار بسیار کم نویز اسیلاتور معرفی و آنگاه تحلیل دقیقی برای فرکانس نوسانات و همچنین نویز فاز ناشی از منابع نویز مختلف داخل مدار صورت گرفت. به صورت تحلیلی و نیز به کمک شبیه سازی نشان دادیم که چرا و به چه مقدار ساختار مورد نظر نویز فاز بهتری از خود نشان می دهد. فرمول های بسته ای برای نویز فاز ناشی از نویز ترانزیستورهای سوئیچ و نیز نویز تلفات موجود در مدار تشدید استخراج شد و با نتایج شبیه سازی راستی آزمایی گردید. خوشبختانه تطابق عالی بین نتایج شبیه سازی و نیز مقادیر محاسبه شده توسط فرمول ها به دست آمد.



شکل ۱۲. مقدار ضریب کیفیت شبیه سازی شده بر حسب مقدار سلف (تفاضلی) در یک تکنولوژی ۰.۱۸ میکرومتری برای سلفهای متقارن مارپیچ با شعاع های داخلی متغیر.



شکل ۱۳. جانمایی مدار پیشنهادی

### مرجع ها

- [1] A. Hajimiri and T. H. Lee, "A general theory of phase noise in electrical oscillators," *IEEE Journal of Solid-State Circuits*, vol. 33, pp. 179-194, 1998.
- [2] J. Rael and A. A. Abidi, "Physical processes of phase noise in differential LC oscillators", in *Custom Integrated Circuits Conference, 2000. CICC. Proceedings of the IEEE 2000*, 2000, pp. 569-572.
- [3] P. Andreani, X. Wang, L. Vandini, and A. Fard, "A study of phase noise in Colpitts and LC-tank CMOS oscillators," *IEEE Journal of Solid-State Circuits*, vol. 40, pp. 1107-1118, 2005.

شکل ۱۲ این نویز فاز با مصرف توان ۵.۳۴ میلی وات بدست می آید، در حالی که توان مصرفی برای ساختار پیشنهادی با نویز فاز مشابه تنها ۸.۱۵ میلی وات است.<sup>۱۳</sup>

با توجه به جمیع مطالب مطرح شده فوق می توان نتیجه گرفت که ساختار پیشنهادی برای کاربردهایی که در آن نویز فاز بسیار پایین مورد نظر است، بسیار مناسب است. در واقع ساختار پیشنهادی یک ساختار بسیار کم نویز است که همزمان از مزیت های اسیلاتور کلاس C بهره مند می شود.

از دیگر مزایای ساختار اسیلاتور با مدار تشدید مرتبه چهارم، مقاوم بودن در برابر اثر بارگذاری مقاومت خروجی است. زیرا در این ساختار اصولاً مدار تشدید مقاومت موثر موازی کوچکی از خود نشان می دهد (عبارت (۸)) و بنابراین تاثیر مقاومت خروجی ترانزیستورها در مقاومت موثر موازی کم خواهد بود. کوچک بودن  $R_{p,eff}$  در این ساختار به معنی آنست که این مدار تشدید در مقابل بارگذاری ناشی از مدار بافر، خازن های سوئیچ شونده مدار تنظیم، مقاومت خروجی ترانزیستورها و به تریود رفتن ترانزیستورها کمتر حساس است. این باعث می شود در عمل، اسیلاتور با مدار تشدید مرتبه چهارم، بهبود نویز فاز بیشتری حتی نسبت به آنچه در تئوری پیش بینی می شود را بدست بدهد.

نکته دیگر که از مقایسه (۴۲) و (۴۳) به دست می آید آنست که مدار مورد بحث، با دامنه نوسان کوچکتری می تواند نویز فاز معادل یا بهتر از ساختار متداول بدهد. اهمیت این نکته زمانی بیشتر مشخص می شود که بدانیم برای طراحی یک اسیلاتور با عمر مفید طولانی، ولتاژ درین ترانزیستورهای استفاده شده در اسیلاتور، بسته به تکنولوژی استفاده شده، نباید از مقداری بین  $1.2V_{DD,max}$  و  $1.5V_{DD,max}$  تجاوز کند، که  $V_{DD,max}$  بیشینه منبع تغذیه مجاز در تکنولوژی است. بنابراین اعتماد پذیری<sup>۱۴</sup> برای اسیلاتور پیشنهادی بهبود یافته است.

با توجه به جمیع مطالب مطرح شده فوق می توان نتیجه گرفت که ساختار پیشنهادی برای کاربردهایی که در آن نویز فاز بسیار پایین مورد نظر است، بسیار مناسب است. در واقع ساختار پیشنهادی یک ساختار بسیار کم نویز است که همزمان از مزیت های اسیلاتور کلاس C نیز بهره مند می شود. در شکل ۱۳ جانمایی مدار در یک تکنولوژی ۱۸۰ نانومتری به نمایش درآمده است. ابعاد مدار  $650 \times 900$  میکرومتر می باشد.

۱۳. نکته قابل توجه این که در ساختار متداول با کاهش مقدار سلف اسیلاتور از نوسان افتاد. برای آنکه به هر ترتیب ممکن مقدار سلف و در نتیجه نویز فاز را به مقدار ساختار پیشنهادی برسانیم ابعاد ترانزیستورهای سوئیچ را بسیار افزایش دادیم.

14. Reliability

- [4] P. Andreani and A. Fard, "More on the phase noise performance of CMOS differential-pair LC-tank oscillators," *IEEE Journal of Solid-State Circuits*, vol. 41, pp. 2703-2712, 2006.
- [5] E. Hegazi, H. Sjoland, and A. A. Abidi, "A filtering technique to lower LC oscillator phase noise," *IEEE Journal of Solid-State Circuits*, vol. 36, pp. 1921-1930, 2001.
- [6] A. Hajimiri and T. H. Lee, "Design issues in CMOS differential LC oscillators," *IEEE Journal of Solid-State Circuits*, vol. 34, pp. 717-724, 1999.
- [7] R. Aparicio and A. Hajimiri, "A noise-shifting differential Colpitts VCO," *IEEE Journal of Solid-State Circuits*, vol. 37, pp. 1728-1736, 2002.
- [8] B. Soltanian and P. R. Kinget, "Tail current-shaping to improve phase noise in LC voltage-controlled oscillators," *IEEE Journal of Solid-State Circuits*, vol. 41, pp. 1792-1802, 2006.
- [9] A. D. Berny, A. M. Niknejad, and R. G. Meyer, "A 1.8-GHz LC VCO with 1.3-GHz tuning range and digital amplitude calibration," *IEEE Journal of Solid-State Circuits*, , vol. 40, pp. 909-917, 2005.
- [10] A. Mazzanti and P. Andreani, "Class-C harmonic CMOS VCOs, with a general result on phase noise," *IEEE Journal of Solid-State Circuits*, vol. 43, pp. 2716-2729, 2008.
- [11] P. Andreani and H. Sjoland, "Tail current noise suppression in RF CMOS VCOs," *IEEE Journal of Solid-State Circuits*, vol. 37, pp. 342-348, 2002.

