

پیاده سازی بهینه دکدر QC-LDPC با توان عملیاتی بالا بر پایه الگوریتم دکدینگ لایه بندی شده

طاهره حیدری^۱، ابومسلم جان نثاری^۲

۱. کارشناسی ارشد برق الکترونیک، دانشگاه تربیت مدرس

۲. استادیار دانشکده برق و کامپیوتر، دانشگاه تربیت مدرس، Jannesari@modares.ac.ir

تاریخ دریافت: ۹۲/۱۱/۲۸ تاریخ پذیرش: ۹۳/۱۱/۱۲

چکیده

در این مقاله یک دکدر با توان عملیاتی بالا برای کدهای QC-LDPC ارائه شده است. بر پایه الگوریتم دکدینگ لایه بندی شده، یک تکنیک جدید بر اساس همزمانی پردازش سطرها و ستون‌ها ارائه شده است که از تعداد تکرارها کاسته می‌شود و در نتیجه توان عملیاتی افزایش می‌یابد. دکدر پیشنهادی برای طول کدهای متغیر با نرخ ۱/۲ و تعداد بیت کواتریشن در استاندارد ۸۰۲/۱۶e ارائه شده است. بر پایه طرح پیشنهادی، دکدر QC-LDPC برای طول کد ۲۳۰۴، با استفاده از نرم افزار استاندارد Design Compiler و در تکنولوژی ۱۳۰ نانومتر CMOS سنتز شده است. نتایج به دست آمده نشان می‌دهد با میزان توان مصرفی ۱۵۶,۳۹ mW و سطح تراشه ۵,۰۹mm^۲ می‌توان به توان عملیاتی ۱۹AmB/s در فرکانس کاری ۱۰MHz و حداکثر ۱۰ تکرار دست یافت.

کلیدواژه

کدهای بررسی توازن کم چگال، کدهای QC-LDPC، الگوریتم دکدینگ لایه بندی شده، ساختار نیمه موازی.

مقدمه


می‌شوند. پیاده سازی دکدرهای LDPC به ۳ دسته کاملاً موازی، کاملاً سریال و سریال موازی تقسیم بندی می‌شود. در پیاده سازی کاملاً موازی، هر چک‌نود (بیت‌نود)، دارای یک واحد پردازشگر مجزا می‌باشد؛ و واحدهای پردازشگر سطری (ستونی)، به طور همزمان کار می‌کنند. در این نوع پیاده سازی با صرف توان مصرفی و حجم تراشه بالا، باعث به دست آوردن توان عملیاتی بالا می‌شود [۶]. در حالت کاملاً سریال، برای تمام چک‌نودها (بیت‌نودها)، یک واحد پردازشگر در نظر گرفته می‌شود. واحد پردازشگر سطری (ستونی)، پس از انجام پردازش یک سطر (ستون)، پردازش سطر (ستون) بعدی را انجام می‌دهد. به همین خاطر پیاده سازی به این روش، دارای سرعت پایینی است و در نتیجه توان عملیاتی پایینی دارد. در پیاده سازی به روش سریال موازی، یک هم‌ارزی بین سخت‌افزار و سرعت وجود دارد. در این حالت، برای تعداد معینی چک‌نود (بیت‌نود)، یک واحد پردازشگر در نظر گرفته می‌شود. در هر زیر تکرار، واحدهای پردازشگر به طور همزمان تعداد معینی گره چک (گره متغیر) را پردازش می‌کنند؛ و هنگامی که عملیات پردازش انجام شد، تعداد معینی گره چک (گره متغیر) بعدی را پردازش می‌کنند. با استفاده از این روش، از میزان سخت‌افزار نسبت به حالت کاملاً موازی کاسته می‌شود و به سرعت بالاتری نسبت به حالت کاملاً سریال دست می‌یابد.

کدهای بررسی توازن کم چگال^۱ دسته‌ای از کدهای اصلاح خطای پیشرو^۲ می‌باشند که ابتدا توسط گلگر در سال ۱۹۶۰ معرفی شدند [۱]. به علت کمبود امکانات سخت‌افزاری آن زمان، پیاده سازی این کدها امکان پذیر نبود. به دلیل عملکرد بالای این کدها و نزدیکی عملکرد آنها به حد شانون [۲]، با پیشرفت تکنولوژی و امکان پیاده سازی، این کدها دوباره مطرح شدند. توانایی اصلاح خطای این کدها در مقایسه با کدهایی که تاکنون شناخته شده‌اند، تنها کسری از دسی‌بل از حد شانون فاصله دارند. به همین منظور، این کدها در بسیاری از استانداردهای ارتباطی رایج از جمله-DVB قرار گرفته‌اند [۳] و [۴] و [۵].

الگوریتمی که گلگر برای دکدینگ ارائه کرده بود، بر اساس احتمالات بود [۱]. بر اساس نوع کاربرد این کدها، الگوریتم‌های دیگری بعد از کار گلگر از جمله الگوریتم انتشار عقیده^۳، الگوریتم حداقل مجموع^۴ توسعه یافته است. این الگوریتم‌ها، الگوریتم‌های تکرارشونده هستند و معمولاً الگوریتم‌های عبور پیام نامیده

1. Low density parity check codes(LDPC)
2. Forward error correction
3. Belief propagation
4. Min_Sum algorithm

بیت‌نود تا زمانی که تمام پیام‌های بیت‌نود به چک‌نود محاسبه نگردد، محاسبه نمی‌شود و بالعکس. با استفاده از پیاده‌سازی سریال‌موازی، ماتریس H به Lr لایه سطری و Lc لایه ستونی تقسیم می‌گردد، به گونه‌ای که وزن ستونی (سطری) هر لایه حداکثر برابر با یک گردد. سطرهای هر لایه به طور همزمان پردازش می‌شوند، هنگامی که لایه اول پردازش شد لایه دوم پردازش می‌گردد و هر لایه بعد از لایه دیگر پردازش می‌گردد. هنگامی که پردازش سطری پایان یافت، پردازش ستونی آغاز می‌گردد. در این الگوریتم نیز ماتریس H به L لایه سطری تقسیم می‌شود. با این تفاوت که هر لایه به صورت مستقل پردازش می‌شود و از اطلاعات به‌دست آمده در پردازش لایه بعدی استفاده می‌شود (شکل ۲). این روش باعث کاهش تعداد تکرارها و افزایش سرعت همگرایی می‌شود. روابط استفاده شده در این الگوریتم مشابه روابط الگوریتم MSA می‌باشد. این الگوریتم را می‌توان به صورت زیر خلاصه کرد:



شکل ۲. انتقال پیام بین لایه‌ها در الگوریتم لایه‌بندی شده

```

Layered Decoding Algorithm
for iteration = 1 to iteration_max
if iteration = 1
     $\beta_{ij} = \lambda_i, i = 0, 1, \dots, N - 1$  (۹)
end
for l = 1 to L
if l = 1
     $\beta_{ij}^{iter,l} = LQ_j^{iter,L} - \alpha_{ij}^{(iter-1),l}$  (۱۰)
else
     $\beta_{ij}^{iter,l} = LQ_j^{iter,l-1} - \alpha_{ij}^{(iter-1),l}$  (۱۱)
end
 $\alpha_{ij} = S_{MS} \prod_{j \in V(i) \setminus j} \text{sign}(\beta_{ij}) * \min_{j \in V(i) \setminus j} (|\beta_{ij}|)$  (۱۲)
 $LQ_j^{iter,l} = \beta_{ij}^{iter,l} + \alpha_{ij}^{iter,l}$  (۱۳)
end
 $LQ_j = \lambda_j + LQ_j^{iter,l}$  (۱۴)
    
```

بررسی روش پیشنهادی

در الگوریتم دکدینگ لایه‌بندی شده ابتدا پردازش سطری انجام می‌شود و هنگامی که پردازش سطری تمام لایه‌ها پایان یافت، پردازش ستونی آغاز می‌شود. در طرح ارائه شده نیز ماتریس H به Lr لایه سطری و Lc لایه ستونی تقسیم می‌شود. هنگامی که لایه اول پردازش شد، لایه دوم پردازش می‌گردد و همزمان عملیات پردازش ستونی لایه اول هم انجام می‌گیرد (شکل ۳). به این ترتیب با انجام همزمان پردازش سطری و ستونی از تعداد چرخه‌ها در یک تکرار کاسته می‌شود و باعث بهبود توان عملیاتی می‌شود.

الگوریتم SPA می‌باشد، نسبت به الگوریتم SPA از پیچیدگی محاسباتی کمتری برخوردار است و هم‌چنین دیگر نیازی به دانستن پارامتر سیگنال به نویز برای کانال AWGN نمی‌باشد. الگوریتم MSA را به طور خلاصه به صورت زیر می‌توان بیان کرد:

در معادلات زیر α_{ij} پیام ارسالی از چک‌نود i به بیت‌نود j ، β_{ij} پیام ارسالی از بیت‌نود j به چک‌نود i و λ_i اطلاعات دریافتی از کانال می‌باشد. $V(i)$ به عنوان مجموعه بیت‌نودهای متصل به چک‌نود C_i به جز بیت‌نود i و $C(i)$ به عنوان مجموعه چک‌نودهای متصل به بیت‌نود V_i به جز چک‌نود i تعریف می‌شود.

بیت‌نودها در ابتدا با مقادیری که از کانال دریافت می‌شود، مقداردهی اولیه می‌شوند و آن را به عنوان پیام به چک‌نودها ارسال می‌کنند:

$$\beta_{ij} = \lambda_i, i = 0, 1, \dots, N - 1 \quad (۲)$$

در قسمت پردازش سطری، که توسط CNU انجام می‌گیرد، پیام ارسالی چک‌نود به بیت‌نود، با استفاده از پیام‌های دریافتی از بیت‌نودها، محاسبه می‌شود. برای بهبود عملکرد اصلاح خطا این پیام با ضریبی کمتر از یک ضرب می‌گردد و پیام حاصل ارسال می‌گردد [۱۲]. این پیام از رابطه زیر محاسبه می‌شود:

$$\alpha_{ij} = S_{MS} \prod_{j \in V(i) \setminus j} \text{sign}(\beta_{ij}) * \min_{j \in V(i) \setminus j} (|\beta_{ij}|) \quad (۳)$$

که در رابطه فوق S_{MS} ضریب اصلاح می‌باشد.

برای هر سطر i دامنه پیام α به صورت زیر محاسبه می‌گردد:

$$\text{Min}1_i = \min_{j \in V(i)} (|\beta_{ij}|) \quad (۴)$$

$$\text{Min}2_i = 2 \text{nd} \min_{j \in V(i)} (|\beta_{ij}|) \quad (۵)$$

و سپس

$$|\alpha_{ij}| = \text{Min}2_i \text{ if } j == \text{Min}1_{\text{index}} \text{ else } \text{Min}1_i \quad (۶)$$

پیام محاسبه شده به بیت‌نودها ارسال می‌گردد. با VNU توجه به پیام دریافت شده از چک‌نودها و هم‌چنین اطلاعات دریافتی از کانال، پردازش ستونی را انجام می‌دهد و پیام ارسالی از بیت‌نود به چک‌نود را مطابق با رابطه زیر محاسبه می‌کند:

$$\beta_{ij} = \lambda_j + \sum_{i \in C(j) \setminus i} \alpha_{ij} \quad (۷)$$

و مقداری که برای هر بیت‌نود در نظر گرفته می‌شود از رابطه زیر محاسبه می‌کند:

$$LQ_j = \lambda_j + \sum_{i \in C(j)} \alpha_{ij} \quad (۸)$$

الگوریتم دکدینگ لایه‌بندی شده

در الگوریتم SPA پیام‌های ارسالی از چک‌نود به بیت‌نود و بیت‌نود به چک‌نود در واحدهای پردازش جداگانه محاسبه و به‌روز می‌گردد و به دیگری ارسال می‌گردد. با توجه به رابطه (۷)، پیام چک‌نود به

$$\text{Min} = S_{MS} * \text{Min} \quad (18)$$

جایگذاری در روابط (۱۶) و (۱۷) داریم:

$$\beta_{ij} = LQ_j - \text{Min}_{old} * \text{sign}_{old} \quad (19)$$

$$LQ_j^{iter,l} = B_{ij}^{iter,l} + \text{Min}_{new} * \text{sign}_{new} \quad (20)$$

با مقایسه روابط (۱۶) و (۱۷) با روابط (۱۸)، (۱۹) و (۲۰) مشاهده می‌شود که از تعداد ضرب کنندهای مورد نیاز کاسته می‌شود. علاوه بر این، با توجه به این‌که مقادیر در ضربی کمتر از یک ضرب می‌شوند، از میزان حافظه مورد نیاز نیز کاسته می‌شود.


می‌توان به جای ذخیره کردن $\text{Min}_{1^{st}}$, $\text{Min}_{2^{nd}}$ مقدار حاصل از ضرب آن‌ها در ضریب اصلاح را ذخیره کرد. با جایگذاری رابطه (۱۲) در روابط (۱۰) و (۱۳) داریم:

$$\text{sign} = \prod_{j \in V(i)} \text{sign}(\beta_{ij}) \quad (15)$$

$$\beta_{ij} = LQ_i - S_{MS} * \text{Min}_{old} * \text{sign}_{old} \quad (16)$$

$$LQ_j^{iter,l} = B_{ij}^{iter,l} + S_{MS} * \text{Min}_{new} * \text{sign}_{new} \quad (17)$$

حال با ضرب کردن ضریب اصلاح در کمترین مقدار و



شکل ۶. الف) طرح کلی دکدر ب) واحد CNP VNP

توان عملیاتی با تعداد تکرارها رابطه عکس و با فرکانس کاری رابطه مستقیمی دارد، برای داشتن یک مقایسه صحیح برای مقایسه توان عملیاتی، توان عملیاتی به مقیاس فرکانس کاری ۱۰۰ MHz و تعداد تکرار ۱۰ برده می‌شوند. با مقایسه نتایج توان عملیاتی مقیاس بندی شده، دو طرح پیشنهادی، دارای توان عملیاتی به مراتب بهتری نسبت به طرح‌های ارائه شده در [۱۴، ۱۳، ۱۵] می‌باشد. با توجه به این‌که سطح تراشه به نوع استاندارد به کاررفته و در نتیجه ولتاژ مرجع در استاندارد بستگی دارد، دکدر پیشنهادی دارای سطح تراشه کمتری نسبت به طرح‌های ۱۳ و ۱۴ است.

نتایج پیاپی سازی

دکدر پیشنهادی برای نرخ ۱/۲ و طول کد ۲۳۰۴ و تعداد ۷ بیت رزولوشن طراحی شده است. برای ارزیابی عملکرد ساختار پیشنهادی، طرح پیشنهادی در تکنولوژی ۱۳۰ nm CMOS و ولتاژ ۱.۲ ولت، فرکانس کاری ۱۰۰ MHz با استفاده از Design Compiler سنتز شده است. دکدر پیشنهادی قابل استفاده برای طول کدهای ۲۳۰۴:۹۶:۵۷۶ می‌باشد. در جدول ۱، نتایج حاصل از شبیه سازی با طرح‌های قبلی مقایسه شده است. میزان توان عملیاتی به دست آمده در فرکانس کاری ۱۰۰ MHz و حداکثر تعداد تکرار ۱۰، برابر با ۱۹۸ Mb/s می‌باشد. با توجه به رابطه (۱)،

جدول ۱. مقایسه طرح پیشنهادی با طرح‌های موجود

	دکدر ارائه شده	[۱۳]	[۱۴]	[۱۵]
نرخ کد	۱/۲	۳/۴ و ۲/۳ و ۱/۲	۳/۴ و ۲/۳ و ۱/۲	۳/۴ و ۲/۳ و ۱/۲
تعداد تکرارها	۱۰	۱۵	۲۰	۱۰
توان عملیاتی (Mb/s)	۱۹۸	۲۰۵	۱۰۵	۶۴۰
توان عملیاتی مقیاس شده (Mb/s)	۱۹۸	۱۱۸	۱۴۰	۵۱۲
سطح تراشه (mm ²)	۵,۰۶	۶/۳	۶,۲۶	۱۴,۳
توان مصرفی (mW) در فرکانس کاری	۱۵۶,۳۹@۱۰۰	۲۷۰@۱۲۵	۲۶۴@۱۵۰	۷۸۷@۱۲۵
فرکانس کاری (MHz)	۱۰۰	۲۶۰	۱۵۰	۱۲۵
تکنولوژی CMOS	۱۳۰	۱۳۰	۹۰	۱۸۰

IEEE Journal on Selected Areas in Communications, VOL. 27, NO. 6, pp. 985-994, August 2009.

[8] Y. Chen, K. K. Parhi, "Overlapped message passing for quasi-cyclic low-density parity check codes," *IEEE Trans. on Circuits and Systems I, Reg. Papers*, VOL. 51, NO. 6, pp. 1106-1113, June. 2004.

[9] F. Yi, P. Wang, "Low Complexity Decoding Algorithm of QC-LDPC Code," *APSCC*, pp. 531 - 534, Dec. 2010.

[10] Z. Li, L. Chen, L. Zeng, S. Lin, and W. Fong, "Efficient encoding of quasi-cyclic low-density parity check codes," *IEEE Transaction. Communications*, vol. 54, pp. 71-81, Jan. 2006.

[11] K. Zhang, X. Huang, and Z. Wang, "A dual-rate LDPC decoder for china multimedia mobile broadcasting systems," *IEEE Transactions on Consumer Electronics*, Vol. 56, pp. 399-407, 2010.

[12] J. Chen, M. Fossorier, "Near optimum universal belief propagation based decoding of low-density parity check codes," *IEEE Transaction on Communications*, Vol. 50, pp. 406-414, 2002.

[13] S. Huang, D. Bao, B. Xiang, Y. Chen and X. Zeng, "Flexible LDPC Decoder Architecture Supporting Two Decoding Algorithms," *ISCAS*, pp 3929 - 3932, June. 2010.

[14] K. C.-H. Liu, S.-W. Yen, C.-L. Chen, H.-C. Chang, C.-Y. Lee, Y.-S. Hsu, and S.-J. Jou, "An LDPC Decoder Chip Based on Self-Routing Network for IEEE 802.16e Applications," *IEEE J. Solid-State Circuits*, vol. 43, no. 3, pp. 684-694, Mar. 2008.

[15] Mansour, M.M., Shanbhag, N.R., "A 640-Mb/s 2048-Bit Programmable LDPC Decoder Chip," *IEEE JOURNAL OF SOLID-STATE CIRCUITS*, VOL. 41, NO.3, MARCH 2006.

نتیجه گیری

در این مقاله یک ساختار جدید برای پیاده‌سازی دیکدر QC-LDPC برای افزایش توان عملیاتی برای استاندارد ۸۰۲/۱۶e ارائه شد. با همزمان کردن پردازش سطری و ستونی و همچنین استفاده از الگوریتم لایه‌بندی، از تعداد تکرارها و همچنین تعداد چرخه‌ها در هر تکرار کاسته شد و توان عملیاتی حدود ۱۹۸ Mb/s به دست آمد. روش پیشنهادی همچنین مصرف توان را در دیکدر به میزان قابل توجهی کاهش داده است.

مرجع‌ها

[1] R. Gallager, "Low-density parity-check codes," *IRE Trans. Information Theory*, pp. 21-28, January 1962.

[2] D. J. C. MacKay and R. M. Neal, "Near Shannon limit performance of low density parity check codes," *Electronics Letters*, vol. 33, pp. 457-458, Mar. 1997.

[3] F. Kienle, T. Brack, and N. Wehn, "A synthesizable IP core for DVB-S2 LDPC code decoding," *in Proc. DATE*, pp. 100-105, 2005.

[4] *Wireless LAN medium access control (MAC) and physical layer (PHY) specifications: enhancements for higher throughput*, IEEE Std. P802.11 n/D7.0, 2008.

[5] *IEEE Standard for Local and Metropolitan Area Networks, Part 16: Air Interface for Fixed and Mobile Broadband Wireless Access Systems, Amendment 2: Physical and Medium Access Control Layers for Combined Fixed and Mobile Operation in Licensed Bands and Corrigendum 1*, IEEE Std 802.16e-2005 and IEEE Std 802.16-2004/Cor1-2005, Feb. 2006.

[6] K. He, J. Sha, L. Li, Z. Wang, "Low Power Decoder Design for QC-LDPC Codes," *ISCAS*, pp. 3937 - 3940, June. 2010.

[7] X. Huang, Z. Wang, "High-throughput layered decoder implementation for quasi-cyclic LDPC codes,"