

طراحی تقویت کننده کم نویز با gm افزایش یافته مبتنی بر استفاده از سلف فعال در کاربردهای با پهنای باند بسیار بالا

شیماسادات کاظمی^۱، علیرضا صابرقاری^۲

۱. کارشناسی ارشد برق الکترونیک، دانشگاه گیلان

۲. استادیار دانشکده فنی، دانشگاه گیلان، a_saberkari@guilan.ac.ir

تاریخ دریافت: ۹۲/۱۰/۲۸ تاریخ پذیرش: ۹۳/۱۱/۲۶

چکیده

در این مقاله ساختار جدیدی بر پایه سلف فعال به منظور بهینه سازی عملکرد نویز و سطح مصرفی یک تقویت کننده کم نویز (LNA) فرایهین باند گیت مشترک با gm افزایش یافته معرفی شده که در آن از یک تقویت کننده سورس-مشترک به عنوان طبقه تقویت gm استفاده شده است. همچنین سلف غیر فعال درون-تراشه ای بزرگ مورد نیاز در طراحی LNA توسط یک سلف فعال جایگزین شده است که این موضوع مساحت کل تراشه LNA پیشنهادی را به میزان قابل ملاحظه ای کاهش می دهد. این تقویت کننده در فناوری ۰/۱۸μm استاندارد CMOS طراحی و شبیه سازی شده است. بهره توان مستقیم و مسطح (S₂₁)، ۱۱/۸۵±۰/۸۵dB، ایزولاسیون معکوس (S₁₂)، کمتر از ۵۶/۱ dB-، تلفات بازگشتی ورودی (S₁₁)، کمتر از ۹/۶۴ dB- و عدد نویز (NF) ۴/۶-۴/۹ dB در کل محدوده فرکانسی ۱۰/۶GHz-۳/۱- به دست آمده اند. همچنین مقدار توان تلف شده به ازای ولتاژ تغذیه ۱/۸V، ۱۳/۶mW می باشد.

کلیدواژه

تقویت کننده کم نویز (LNA)، فرایهین باند (UWB)، ترانسسانی افزایش یافته (gm-boosted) سلف فعال

مقدمه

تقویت سیگنال RF ورودی، پایداری و خطینگی خوب، مصرف توان و مساحت کم و همچنین مقاومت در برابر تغییرات فرایند، ولتاژ و دما (PVT) انتظار می رود. براساس مشخصه های تطبیق ورودی و عملکرد نویز، معماری های LNA فرایهین باند را که تاکنون معرفی شده اند می توان به دو دسته اصلی تقسیم بندی کرد: LNA سورس مشترک و LNA گیت-مشترک [۸] و [۹]. شمای کلی این ساختارها در شکل ۱ نشان داده شده است، که در آن C_{gs} خازن گیت-سورس می باشد. در جدول (۱) امپدانس ورودی Z_{in}(S) و ضریب کیفیت شبکه تطبیق ورودی، Q_{match}، برای این دو نوع ساختار LNA آورده شده است [۸]. واضح است که Q_{match} کم تر، پهنای باند عریض تری را نتیجه می دهد. با توجه به Q نسبتاً بزرگ شبکه تطبیق LNA سورس-مشترک، این دسته از LNAها بدون استفاده از روش های طراحی پیشرفته نمی توانند ملزومات تطبیق UWB را برآورده سازند و به همین دلیل برای کاربردهای باند باریک مناسب تر هستند [۱۰-۱۲]. LNA گیت مشترک نشان داده شده در شکل ۱-ب، دارای یک شبکه تشدید موازی است. از آنجایی که Q_{match} با خازن گیت-سورس، C_{gs}، متناسب است، با کاهش ابعاد فناوری، Q_{match} کاهش یافته و در نتیجه شاهد رفتار پهن باند خواهیم بود. بنابراین LNA گیت-مشترک به آسانی می تواند برای تطبیق امپدانس پهن باند بدون استفاده از اجزای اضافی به کار رود. این موضوع به میزان قابل ملاحظه ای در

مخابرات رادیویی فرایهین باند (UWB) یک فناوری برای انتقال و دریافت اطلاعات کد شده و ضربه های الکترومغناطیسی است که از مزایای آن می توان به انتقال سیگنال دیجیتال با نرخ بالای داده همراه با مصرف توان بسیار کم، پیچیدگی کم و امنیت بالا اشاره کرد [۱] و [۲].

برطبق استاندارد (IEEE802.15.3a)، الگوی طیفی فرکانسی برای سیگنال های رادیویی فرایهین باند توسط FCC تعریف شده و این فناوری از سال ۲۰۰۲ برای کاربردهای تجاری مورد استفاده قرار گرفته است [۳] و [۴]. این فناوری بی سیم فرایهین باند (۳/۱-۱۰/۶GHz) دارای دو محدوده فرکانسی پایین و بالا به ترتیب ۳-۵ GHz و ۶-۱۰/۶ GHz است [۵-۷].

به دلیل پیشرفت سریع مخابرات بی سیم، پیاده سازی سیستم های متمرکز بر روی یک تراشه (SoC)، نیازمند عملکرد خوب، فناوری مجتمع سازی بالا و هزینه کم می باشد. در این میان، تقویت کننده کم نویز (LNA)، یک بلوک اساسی در گیرنده های RF به شمار می رود و نقش مهمی را در زنجیره گیرنده بی سیم ایفا می کند و لازم است که با مقاومت مشخصه آنتن (عموماً ۵۰Ω یا ۷۵Ω) تطبیق یابد.

از LNA در مسیر دریافت سیگنال به عنوان اولین طبقه بهره پس از آنتن، مشخصه هایی نظیر نویز کم، بهره مسطح و بالا به منظور


آنجا که gm در مخرج عبارت فاکتور نویز قرار دارد، افزایش آن به منظور کاهش فاکتور نویز به راحتی امکان پذیر نمی باشد. کاهش نویز خروجی LNA گیت-مشترک با استفاده از روش gm افزایش یافته میسر می شود، به طوری که وابستگی شدید بین تطبیق ورودی و فاکتور نویز LNA را از یکدیگر مجزا می کند [۸] و [۱۴]. تاکنون طراحی های مختلفی از LNA های فرایه ن باند در فناوری های مختلف CMOS ارائه شده است [۱۵-۱۸]. تحقق این گونه طراحی ها، با استفاده از سلف های غیرفعال درون-تراشه ای در فناوری CMOS، بسیار حجیم بوده و فضای زیادی را بر روی تراشه اشغال می کنند. علاوه بر این، این گونه سلف ها قابل تنظیم نیستند و با اغلب فرایندهای CMOS دیجیتال استاندارد سازگارند.

برای کاهش اندازه و هزینه تراشه ها، سلف های غیرفعال باید با نوع فعال آن ها که بر پایه ژیراتور استوارند و قابلیت پیاده سازی در فرایندهای CMOS دیجیتال با هزینه کم را دارند جایگزین شوند [۱۹]. در این مقاله به منظور کاهش نویز تقویت کننده کم نویز، ضمن به کارگیری ساختار gm افزایش یافته، با استفاده از سلف فعال به جای سلف مارپیچی کمک قابل توجهی به کاهش فضای تراشه مصرفی نیز شده است. در بخش بعد، ابتدا ساختار کلی مدار LNA با gm افزایش یافته و تحلیل نویز آن مورد بررسی قرار می گیرد. سپس با تشریح ساختار سلف فعال، طراحی مدار تقویت کننده کم نویز پیشنهادی مبتنی بر سلف فعال ارائه شده و از دیدگاه عملکرد نویز مورد بررسی قرار می گیرد. در بخش های پایانی نیز نتایج حاصل از شبیه سازی LNA فرایه ن باند پیشنهادی در فناوری استاندارد ۰/۱۸ μm CMOS و نتیجه گیری بیان خواهد شد.

LNA با gm افزایش یافته و تحلیل نویز

برای حفظ مزایای ساختار گیت-مشترک و غلبه بر کاستی های آن، یک طرح افزایش gm برای LNA گیت-مشترک مورد استفاده قرار گرفته است تا ارتباط معمول بین تطبیق ورودی و فاکتور نویز را از بین ببرد و به طور همزمان موجب کاهش نویز و تلف توان شود. همان گونه که پیش تر نیز گفته شد، فاکتور نویز ساختار گیت مشترک به خاطر امپدانس $1/g_m$ تطبیق یافته در ورودی محدود می شود. برای درک بهتر این موضوع یک LNA گیت-مشترک ساده در شکل ۲-الف نشان داده شده است. منابع اصلی نویز در این LNA عبارتند از: نویز جریان مقاومت منبع، i_{ns} و نویز جریان درین ترانزیستور، i_{nd} . برخلاف LNA های سورس-مشترک، نویز القاء شده به گیت معمولاً در مدارهای LNA گیت-مشترک قابل چشم پوشی است. تحلیل سیگنال کوچک نشان می دهد که فاکتور نویز برابر است با:

صرفه جویی مساحت تراشه و اجتناب از تلفات مقاومتی سلف درون-تراشه ای مؤثر است [۸]. LNA گیت-مشترک علاوه بر فراهم آوردن تطبیق ورودی ساده در پهنای باند وسیع، دارای پایداری و خطینگی بهتر، مصرف توان کم تر، ایزولاسیون ورودی-خروجی بهتر و مقاومت بیشتر در برابر تغییرات PVT می باشد [۱۳].



شکل ۱. ساختار مداری LNA (الف) سورس-مشترک، (ب) گیت-مشترک [۸]

در مقابل بر طبق جدول (۱)، Q_{match} ساختار سورس-مشترک، با C_{gs} رابطه معکوس داشته و با کاهش ابعاد فناوری، Q_{match} بزرگ و پهنای باند کوچک می شود. از سوی دیگر فاکتور نویز در LNA سورس-مشترک با فرکانس رابطه ای خطی داشته و در نتیجه در فرکانس های محدوده گیگاهرتز می تواند بسیار بزرگ باشد و به همین علت فقط برای کاربردهای باند باریک مناسب است. اگرچه فاکتور نویز در LNA گیت-مشترک کمی از فاکتور نویز در LNA سورس-مشترک بیشتر است، اما مستقل از فرکانس بوده و صرف نظر از پهنای باند و فرکانس کاری تقریباً ثابت است.

با وجود اینکه فاکتور نویز گیت-مشترک $\left(\approx 1 + [\gamma/\alpha] \frac{1}{g_m R_s} \right)$ وابسته به اندازه قطعه و پارامترهای فرایند می باشد، اما ارتباط ناگسستنی نیز با تطبیق ورودی از دید سورس، $(1/g_m)$ دارد و از

$$= 1 + \frac{\gamma g_{d0}}{2 g_m R_s} = 1 + \frac{\gamma}{\alpha g_m R_s = 1}$$

که در آن k ثابت بولتزمن، T دما برحسب درجه کلوین، g_{d0} رسانایی خروجی ترانزیستور مربوط به حالت بایاس صفر، Δf پهنای باند، γ ضریب نویز حرارتی کانال ترانزیستور MOS و $\alpha = \frac{g_m}{g_{d0}}$ است.

$$F = 1 + \frac{i_{nd}^2 \left(\frac{1}{1 + g_m R_s} \right)^2}{i_{ns}^2 \left(\frac{g_m R_s}{1 + g_m R_s} \right)^2} \quad (1)$$

$$= 1 + \frac{i_{nd}^2}{i_{ns}^2} \left(\frac{1}{g_m R_s} \right)^2$$

$$F = 1 + \frac{4KT\gamma g_{d0}\Delta f}{4KTR_s^{-1}\Delta f} \left(\frac{1}{g_m R_s} \right)^2 \quad (2)$$

جدول ۱. مقایسه LNAهای سورس-مشترک و گیت-مشترک [۸]

معماری	امپدانس ورودی دیده شده از R_s	Q_{match}
سورس-مشترک	$S^2 + S \frac{g_{m1} L_s}{(L_s + L_g) C_{gs1}} + \frac{1}{(L_s + L_g) C_{gs1}} \frac{s}{(L_s + L_g)}$	$\frac{1}{2\omega C_{gs1} R_s}$
گیت-مشترک	$\frac{S/C_{gs1}}{s^2 + s \frac{g_{m1}}{C_{gs1}} + \frac{1}{L_s C_{gs1}}}$	$\frac{\omega C_{gs1} R_s}{2}$


همان‌طور که مشاهده می‌شود در شرایط تطبیق امپدانس ورودی $g_m R_s \approx 1$ می‌باشد و در نتیجه نمی‌توان برای کاهش فاکتور نویز به‌طور دلخواه، g_m را افزایش داد. اما با استفاده از یک مکانیزم تفکیک‌کننده بین تطبیق ورودی و مشخصه فاکتور نویز، بهبود عملکرد نویز حاصل خواهد شد.

چنان‌که در ادامه نشان داده شده است، با افزایش مقدار مؤثر g_m به‌گونه‌ای که g_{d0} بدون تغییر باقی بماند، می‌توان به هدف مورد نظر دست یافت. اگر همان‌گونه که در شکل ۲-ب نشان داده شده است، یک تقویت‌کننده معکوس‌کننده با بهره A ، بین پایانه‌های گیت و سورس ترانزیستور اصلی قرار داده شود، مقدار مؤثر g_m به $(1+A)g_m$ افزایش می‌یابد و در نتیجه فاکتور نویز به‌صورت رابطه (۳) کاهش خواهد یافت [۲۰]:


$$F = 1 + \frac{4KT\gamma g_{d0}\Delta f}{4KTR_s^{-1}\Delta f} \left(\frac{1}{(1+A)g_m R_s} \right)^2 \quad (3)$$

$$= 1 + \frac{\gamma g_{d0}}{(1+A)^2 g_m^2 R_s} = 1 + \frac{\gamma}{\alpha(1+A)} \Big|_{(1+A)g_m R_s = 1}$$

باید توجه شود که این ساختار جدید، طبق رابطه $(1+A)g_m R_s = 1$ با استفاده از جریان بایاس کمتر، تطبیق امپدانس در ورودی



(الف)



(ب)

شکل ۲. ساختار LNA گیت مشترک (الف) متداول، (ب) با تقویت $g_m [20]$

ورودی و خروجی ترانسانایی‌های شبکه ژیراتور-C محدود باشند، سلف بدون اتلاف نبوده و بنابراین تنها در یک بازه فرکانسی خاصی رفتار سلفی خواهد داشت. با توجه به مدار معادل سیگنال کوچک شکل ۳-ج، ادمیتانس ورودی سلف فعال به صورت رابطه (۴) است:

$$Y_{in} = \frac{SC_{gs} + g_m}{SRC_{gs} + 1} \quad (4)$$

$$= \frac{1}{R} + \frac{1}{S\left(\frac{RC_{gs}}{g_m} - \frac{1}{R}\right) + \frac{1}{g_m} - \frac{1}{R}}$$

از سوی دیگر، مطابق با شکل ۳-د امپدانس ورودی سلفی به وسیله یک مدار RL موازی مدل شده و ادمیتانس دیده شده از نقطه X در شکل مزبور به صورت رابطه (۵) بیان می‌شود:

$$Y_{in}' = G_p + \frac{1}{LS + R_s} \quad (5)$$

که در آن $G_p = 1/R_p$ ، مقاومت موازی و R_s مقاومت سری با سلف تعریف می‌شود. با معادل قرار دادن روابط (۴) و (۵)، پارامترهای مدار معادل RL سلف فعال با استفاده از روابط (۶-الف) تا (۶-ج) استخراج می‌شوند:

$$R_p = R \quad (6-f)$$

$$L = \frac{R^2 C_{gs}}{R g_m - 1} \quad (6-b)$$

$$R_s = \frac{R}{R g_m - 1} \quad (6-c)$$

علاوه بر اندوکتانس L، دو پارامتر مهم دیگر این شبکه، فرکانس‌های صفر و قطب می‌باشند به طوری که صفر امپدانس ورودی $Z_{in}(s)$ در فرکانس $\omega_z = 1/RC_{gs}$ و قطب آن در فرکانس $\omega_p = g_m/C_{gs}$ می‌باشد. برای داشتن $L, R > 0$ باید $R g_m > 1$ باشد. شرط فوق این اطمینان را می‌دهد که $\omega_z < \omega_p$ بوده و در بازه فرکانسی $\omega_z < \omega < \omega_p$ ، و با توجه به رابطه $\omega_p/\omega_z = R g_m$ مدار رفتار سلفی خواهد داشت [۲۳].

تقویت کننده را محقق می‌سازد. در ساختار گیت-مشترک با gm افزایش یافته، جریان بایاس کمتر به معنای انتقال نویز کانال کمتر از ترانزیستور ورودی (یا g_{d0}) و به همان نسبت توزیع نویز کمتر می‌باشد.

برای پیاده‌سازی تقویت کننده معکوس کننده، چندین روش وجود دارد، مانند روش کوپلاژ متقاطع خازنی، که در آن وارونگی به طور ذاتی در ساختارهای تفاضلی ایجاد می‌شود [۲۱]. روش دیگر، استفاده از ترانزیستور PMOS به عنوان طبقه‌ای با بهره وارون می‌باشد [۱۴]. در این مقاله از یک تقویت کننده سورس-مشترک به عنوان طبقه‌ای با بهره وارون استفاده شده است (شکل ۲-ب).

سلف فعال

سلف‌ها در بارها و شبکه‌های تطبیق امپدانس به کار برده می‌شوند. همان طور که پیش تر اشاره شد میزان اثربخشی سلف‌های غیرفعال توسط محدودیت‌های ذاتی بنابر آرایش مارپیچی‌شان تأثیر می‌پذیرد. این محدودیت‌ها ضریب کیفیت پایین، فرکانس خود تشدید کم، اندوکتانس کوچک و غیر قابل تنظیم و نیاز به فضای سیلیکون مصرفی زیاد را شامل می‌شود.

نیاز به یک منطقه وسیع سیلیکون برای ساخت سلف مارپیچی، تحقیقات گسترده‌ای را پیرامون ایجاد سلف فعال با استفاده از قطعات فعال با هدف به حداقل رساندن مصرف سیلیکون و در نتیجه کاهش هزینه ساخت و بهبود عملکرد موجب شده است. این گونه سلف‌ها که به عنوان سلف‌های فعال شناخته می‌شوند، مزایای منحصر به فردی نسبت به نوع مارپیچی دارند؛ نظیر عدم نیاز به فضای تراشه زیاد، اندوکتانس بزرگ و قابل تنظیم همراه با طیف وسیع برای تنظیم اندوکتانس، ضریب کیفیت بالا و قابل تنظیم، فرکانس خود تشدید بالا و سازگاری کامل با فناوری دیجیتال CMOS.

شکل ۳-الف یکی از متداول‌ترین ساختارهای سلف‌های فعال را نشان می‌دهد که متشکل از دو ترانسانایی G_{m1} و G_{m2} و یک خازن C می‌باشد. دو ترانسانایی به طور پشت به پشت به یکدیگر متصل شده‌اند و تشکیل یک ژیراتور می‌دهند [۲۲].


سلف‌های فعال در دو نوع تک انتهایی و تفاضلی وجود دارند. در طراحی LNA پیشنهادی، سلف مورد نیاز برای تطبیق امپدانس ورودی به صورت تک انتهایی است و از این رو مطابق شکل ۳-ب، یک سلف فعال که رفتاری معادل یک سلف تک انتهایی دارد مورد استفاده قرار گرفته است. باید در نظر داشت هرگاه امپدانس‌های

LNA پیشنهادی


ساختار مدار LNA پیشنهادی با g_m افزایش یافته در شکل ۴ نشان داده شده که در آن از سلف فعال با ساختاری مطابق با شکل ۳-ب به منظور تطبیق امپدانس ورودی استفاده شده است. مدار پیشنهادی دارای دو طبقه است؛ طبقه اول که همان طبقه ورودی است، با استفاده از ساختار گیت-مشترک و بهره‌گیری از روش g_m افزایش یافته به همراه شبکه تطبیق امپدانس ورودی وظیفه افزایش ترانساینایی را برعهده دارد. این طبقه شامل ترانزیستورهای M_1 ، M_2 و M_{active} می‌باشد. ترانزیستور گیت-مشترک M_1 با مشخصه امپدانس ورودی کم و رفتار پهن باند، فاکتور نویزی فراهم می‌کند که تقریباً مستقل از فرکانس است. همچنین با حذف اثر میلر، ایزولاسیون بهتری در برابر سیگنال بازگشتی خروجی ایجاد می‌کند.

همان‌طور که می‌دانیم استفاده از ترانزیستور سورس-مشترک ساختاری ساده برای تولید بهره A - است، که در این مقاله نیز این ساختار ساده به کار رفته است، بدین ترتیب ترانزیستور سورس-مشترک M_2 به همراه مقاومت R_D ، بهره A - را بین پایانه‌های سورس و گیت ترانزیستور M_1 تولید می‌کند، به طوری که بهره A ، ترانساینایی ترانزیستور M_1 را بدون افزایش اندازه قطعه و جریان بایاس با ضریب $(1+A)$ افزایش می‌دهد. همچنین مقاومت‌های R_{B1} و R_{B2} و خازن‌های کوپلاژ C_{B1} و C_{B2} به منظور بایاس مناسب و مستقل ترانزیستورهای M_1 و M_2 مورد استفاده قرار گرفته‌اند. با قرار دادن خازن‌های C_{C1} و C_{C2} به صورت موازی با خازن‌های گیت-سورس ترانزیستورهای M_1 و M_2 ، در فرکانس تشدید یکسان، ضمن افزایش خازن‌های مؤثر، مقدار اندوکتانس سلف مورد نظر در شبکه تطبیق امپدانس ورودی کاهش می‌یابد.


ساختار سلف فعال نیز توسط ترانزیستور M_{active} و مقاومت R به همراه منبع جریان I_B برای تأمین بایاس آن تحقق یافته، که اندکی موجب افزایش توان مصرفی مدار می‌شود. با توجه به روابط (۶ الف-ج) مربوط به سلف فعال آشکار است که با افزایش مقاومت R می‌توان مقدار سلف را افزایش داد. به منظور عملکرد صحیح مدار سلف فعال، فرکانس‌های صفر، ω_z ، و قطب، ω_p ، باید به ترتیب در ابتدا و انتهای بازه فرکانسی مورد نظر قرار گیرند. طبقه دوم به منظور افزایش بهره توان مدار استفاده شده است که به صورت یک طبقه سورس-مشترک ساده M_3 تحقق یافته است. خازن کوپلاژ C_{B3} و مقاومت بایاس R_{B3} وظیفه تأمین بایاس مستقل طبقه خروجی را بر عهده دارند. به دلیل بالا بودن پهنای باند مورد نظر که در محدوده فرایهن باند، UWB ، قرار دارد، میزان هموار بودن بهره توان مدار در کل بازه فرکانسی امری با اهمیت است.




(الف)



(ب)




(ج)



(د)

شکل ۳. سلف فعال (الف) ساختار کلی، (ب) ساختار استفاده شده، (ج) مدار معادل سیگنال کوچک سلف فعال، (د) مدار معادل RL [۲۳]




شکل ۴. ساختار مدار پیشنهادی

تحلیل نویز مدار پیشنهادی


به منظور تحلیل نویز، مطابق شکل ۵-الف، مدار به دو طبقه مجزا تفکیک شده و نویز المان‌های هر طبقه به صورت جداگانه مورد بررسی قرار می‌گیرد. همان‌طور که در شکل ۵-ب نشان داده شده است، نویز طبقه اول شامل نویز ناشی از مقاومت منبع (R_S)، نویز ناشی از ترانزیستور M_1 ، نویز ناشی از ترانزیستور M_2 ، نویز ناشی از مقاومت R_D و نویز ناشی از مقاومت R_{L1} است. نویز طبقه دوم مطابق شکل ۵-ج شامل نویز ناشی از ترانزیستور M_3 و نویز ناشی از مقاومت R_{L2} می‌باشد.

با توجه به تعاریف گفته شده، در شرایط تطبیق امپدانس که $G_m R_S \approx 1$ است، فاکتور نویز ناشی از مدار LNA پیشنهادی با استفاده از سلف غیرفعال به صورت رابطه (۷-الف) به دست می‌آید که در آن $A = g_m R_D$ و برابر با بهره ترانزیستور سورس-مشترک M_2 می‌باشد. واضح است که سهم نویز ناشی از طبقه دوم بسیار کوچک بوده و قابل صرف نظر کردن است. بنابراین فاکتور نویز نهایی مدار پیشنهادی همان فاکتور نویز ناشی از طبقه اول می‌باشد که در رابطه (۷-ب) آمده است.


در این‌جا از روش Shunt-Peaking برای هموار نمودن بهره در کل پهنای باند و همین‌طور افزایش پهنای باند استفاده شده که این امر توسط L_{Shunt} و R_{L1} تحقق یافته است [۲۴]. در این مدار از سلف مارپیچ بسیار کوچکی ($L_{Shunt} = 2.9 \text{ nH}$) برای این کار استفاده شده است که مقدار آن در مقایسه با سلف فعالی که برای تطبیق امپدانس در ورودی استفاده شده، بسیار کوچک‌تر است و سطح زیادی را بر روی تراشه اشغال نخواهد کرد. جایگزین کردن سلف فعال به جای این سلف مارپیچی، سطح تراشه مصرفی را کاهش داده اما در مقابل سقف ولتاژ مورد نیاز و به دنبال آن تلفات توان مدار افزایش می‌یابد و استفاده از این مدار را در کاربردهای ولتاژ پایین غیرممکن می‌سازد. ضمن آن‌که مقدار نویز نیز افزایش خواهد یافت. با این شرایط استفاده از سلف مارپیچی در این شاخه به صرفه‌تر خواهد بود.



(الف)



(ب)




(ج)

شکل ۵. منابع نویز مدار پیشنهادی (الف) ساختار کلی مدار با استفاده از سلف مارپیچی، (ب) منابع نویز مدار در طبقه اول، (ج) منابع نویز مدار در طبقه دوم

$$F = 1 + \underbrace{\frac{\gamma}{\alpha} \frac{1}{1+A} + 4g_{m1}R_D \frac{\gamma}{\alpha} \frac{1+A}{A} + g_{m1}R_D \frac{1}{A+1} \left(\frac{A+2}{A}\right)^2 + \frac{4}{R_{L1}g_{m1}(1+A)}}_{\text{Stage1}} + \underbrace{\frac{4}{(g_{m3}R_{L1})^2} \frac{1}{g_{m1}R_{L2}} \frac{1}{1+A} + 4 \frac{\gamma}{\alpha} \frac{1}{g_{m1}g_{m3}R_{L1}^2} \frac{1}{1+A}}_{\text{Stage2}} \quad (\text{الف-}\gamma)$$

$$F = 1 + \frac{\gamma}{\alpha} \frac{1}{1+A} + 4g_{m1}R_D \frac{\gamma}{\alpha} \frac{1+A}{A} + g_{m1}R_D \frac{1}{A+1} \left(\frac{A+2}{A}\right)^2 + \frac{4}{R_{L1}g_{m1}(1+A)} \quad (\text{ب-}\gamma)$$



شکل ۶. منابع نویز اضافه شده به طبقه اول ناشی از سلف فعال در شبکه تطبیق امپدانس ورودی

$$F = 1 + \underbrace{\frac{\gamma}{\alpha} \frac{1}{1+A} + 4g_{m1}R_D \frac{\gamma}{\alpha} \frac{1+A}{A} + g_{m1}R_D \frac{1}{A+1} \left(\frac{A+2}{A}\right)^2 + \frac{4}{R_{L1}g_{m1}(1+A)}}_{\text{Stage1}} + \underbrace{\frac{4}{(g_{m3}R_{L1})^2} \frac{1}{g_{m1}R_{L2}} \frac{1}{1+A} + 4 \frac{\gamma}{\alpha} \frac{1}{g_{m1}g_{m3}R_{L1}^2} \frac{1}{1+A}}_{\text{Stage2}} + \underbrace{\frac{\gamma}{\alpha} \frac{g_{m,active}}{g_{m1}} \frac{1}{1+A} + R \frac{g_{m,active}^2}{g_{m1}} \frac{1}{1+A}}_{\text{ActiveInductor}} \quad (\text{ا})$$

ساده‌سازی، فاکتور نویز LNA با سلف فعال به صورت رابطه (ا) خواهد بود.

در رابطه (ا) نیز سهم نویز ناشی از طبقه دوم قابل صرف نظر بوده و نویز ناشی از شبکه سلف فعال نیز بسیار کوچک می‌باشد. بنابراین سلف فعال استفاده شده در این ساختار نه تنها

حال اگر مدار پیشنهادی به همراه سلف فعال را از رویکرد محاسبات نویز مورد بررسی قرار دهیم منابع نویز اضافه شده به طبقه اول مانند شکل ۶، منبع نویز ناشی از ترانزیستور M_{active} و منبع نویز ناشی از مقاومت R مربوط به شبکه سلف فعال می‌باشد. در حالی که منابع نویز طبقه دوم بدون تغییر باقی می‌مانند. پس از





LNA پیشنهادی، تحلیل مونت کارلو انجام شده است. شکل ۸ هیستوگرام پارامترهای ذکر شده را به ازای تلورانس $\pm 5\%$ با توزیع یکنواخت و ۱۰۰ مرتبه تکرار بر روی طول کانال تمام ترانزیستورها در سه فرکانس مختلف نشان می‌دهد. محور افقی به پنج گروه تقسیم شده که بیانگر میزان انحراف از حالت ایده‌آل هستند. محور عمودی نیز تعداد موارد رخ دادن این انحراف‌ها را نشان می‌دهد. همان‌گونه که آشکار است، بیشترین میزان انحراف عدد نویز بین $0.1-0.8$ dB در فرکانس 10.6 GHz روی 2% نمونه‌ها رخ می‌دهد. همچنین 6% از نمونه‌ها دارای بیشترین میزان انحراف در بهره توان مستقیم هستند که این میزان انحراف بین $0.3-0.4$ dB و در فرکانس 10.6 GHz است. در ضمن 1% از نمونه‌ها در فرکانس 3.1 GHz و 5% از نمونه‌ها در فرکانس 5 GHz دارای بیشترین میزان انحراف در تلفات بازگشتی ورودی هستند که میزان انحراف برابر $0.4-0.5$ dB است

نویز زیادی به کل مجموعه مدار پیشنهادی اضافه نمی‌کند، بلکه کمک مؤثری در کاهش فضای مصرفی تراشه دارد.


نتایج شبیه‌سازی

مدار تقویت‌کننده LNA گیت-مشترک پیشنهادی با منبع ولتاژ $1.8V$ در فناوری TSMC $0.18\mu m$ CMOS با استفاده از نرم‌افزار HSpiceRF در بازه فرکانسی $1-14$ GHz طراحی و شبیه‌سازی شده است. مقادیر بهره توان مستقیم و معکوس (S_{11} و S_{21})، تلفات بازگشتی ورودی (S_{11}) و عدد نویز (NF)، استخراج و در شکل ۷ نشان داده شده است. با استفاده از روش Shunt-peaking در بازه فرکانسی عملکرد $10.6-3.1$ GHz بهره توان مستقیم هموار و برابر 11.85 ± 0.85 dB حاصل شد. در ضمن در بازه فرکانسی فوق، تغییرات عدد نویز $4.9-4.6$ dB، تغییرات S_{11} و S_{21} به دست آمد.

برای بررسی اثر عدم تطابق طول کانال تمام ترانزیستورها بر روی پارامترهای عدد نویز، بهره توان مستقیم و تلفات بازگشتی ورودی



شکل ۷. نتایج حاصل از شبیه‌سازی (الف) تلفات بازگشتی ورودی، (ب) بهره توان مستقیم، (ج) بهره توان معکوس و (د) عدد نویز



شکل ۸. نتایج حاصل از تحلیل مونت کارلو (الف) عدد نویز، (ب) بهره توان مستقیم، (ج) تلفات بازگشتی ورودی

ماریپیچی در حدود 0.37 mm^2 بوده، در حالی که وقتی سلف فعال جایگزین سلف ماریپیچی شود، مساحت مصرفی تراشه برای سلف فعال تنها در حدود $234 \mu\text{m}^2$ می باشد. تلفات توان این مدار mW $13/6$ بوده که به دلیل استفاده از سلف فعال نسبت به برخی ساختارهای شامل سلف غیرفعال، در پاره‌ای موارد بیشتر است. اما با در نظر گرفتن مصالحه طراحی LNA، فضای مصرفی تراشه آن بسیار کوچک بوده و به لحاظ هزینه ساخت، مقرون به صرفه‌تر می باشد.

جدول (۲) خلاصه‌ای از پارامترهای عملکرد مدار LNA پیشنهادی را ارائه داده و این پارامترها را به همراه معیار شایستگی FOM، با نمونه‌هایی از LNAهای منتشر شده قبلی مقایسه می کند. معیار شایستگی FOM، بر طبق رابطه (۹) محاسبه می شود [۲۵]، به این معنا که FOM بیشتر به معنای مدار با کارایی بالاتر می باشد.

$$\text{FOM} = \frac{G_p \times \text{BW}_{\text{GHz}}}{(F - 1) \times P_{\text{mW}}} \quad (9)$$

که در آن G_p حداکثر بهره توان، BW پهنای باند dB ، F فاکتور نویز و P توان مصرفی می باشد. مساحت مصرفی تراشه توسط سلف

جدول ۲. مقایسه نتایج

مراجع	[۲-sim]	[۱۷-sim]	[۲۶-exp]	[۲۷-sim]	[۱۶-exp]	[۱۸-exp]	مدار پیشنهادی
سال	۲۰۱۲	۲۰۰۸	۲۰۱۲	۲۰۰۸	۲۰۰۸	۲۰۱۰	
روش طراحی	افزایش gm	افزایش gm	سلف فعال	سلف فعال	-	-	افزایش gm و سلف فعال
فناوری (μm)	۰/۱۸	۰/۱۸	۰/۱۸	۰/۱۳	۰/۱۸	۰/۱۸	۰/۱۸
منبع تغذیه (V)	۱/۵	۱/۸	۱/۸	۱/۵	۱/۸	۱/۸	۱/۸
محدوده فرکانسی (GHz)	۲-۱۴	۳-۵	۰/۳۲-۱	۲-۱۱/۲	۳/۱-۴/۸	۳/۱-۱۰/۶	۱-۱۴
S ₂₁ (dB)	۹	۱۱	۲۵	۱۱/۲	۱۳/۹	۱۳/۲	۱۳
NF(dB)	۲/۷-۶/۲	۳/۸-۳/۹	۲/۲-۲/۷	۲/۲-۴	۴/۶۸	۴/۵-۶/۲	۴/۶-۵/۹
S ₁₁ (dB)	-۱۰	-۱۰	-۱۰	-۱۰	-۱۰	-۹	-۸/۰۷
تلف توان (mW)	۹	۵/۶	۱۵/۳	۱۳/۵	۱۴/۶	۲۳	۱۳/۶
FOM	۵/۷	۲/۷۵	۱/۴۶	۷	۰/۸۳	۱/۷۳	۵/۲۲

- [5] A. Batra *et al.*, "Multi band OFDM physical layer proposal for IEEE 802.15 task group 3a," *IEEE P802.15-03/268r3*, Mar. 2004.
- [6] B. Shi, Y.W. Chia, "Ultra wideband SiGe low noise amplifier," *Electron. Lett.*, vol. 42, no. 8, pp. 462-463, Apr. 2006.
- [7] G.R. Aiello and G.D. Rogerson, "Ultra wideband wireless systems," *IEEE Microw. Mag.*, vol. 4, no. 2, pp. 36-47, Jun. 2003.
- [8] H. Zhang, X. Fan, and E.S. Sinencio, "A low power, linearized, ultrawideband LNA design technique," *IEEE J. Solid-State Circuits*, vol. 44, no. 2, pp. 320-330, Feb. 2009.
- [9] D. Ponton, P. Palestri, D. Esseni, L. Selmi, M. Tiebout, B. Parvais, D. Siprak, and G. Knoblinger, "Design of ultra wideband low noise amplifiers in 45 nm CMOS technology: comparison between planar bulk and SOI FinFET devices," *IEEE Trans. Circuits Syst. I*, vol. 56, no. 5, pp. 920-932, May 2009.
- [10] A. Bevilacqua and A. M. Niknejad, "An ultrawideband CMOS low noise amplifier for 3.1-10.6 GHz wireless receivers," *IEEE J. Solid-State Circuits*, vol. 39, no. 12, pp. 2259-2268, Dec. 2004.
- [11] A. Ismail and A. A. Abidi, "A 3-10 GHz low noise amplifier with wideband LC ladder matching network," *IEEE J. Solid-State Circuits*, vol. 39, no. 12, pp. 2269-2277, Dec. 2004.
- [12] A. Valdes-Garcia, C. Mishra, F. Bahmani, J. Silva-Martinez, and E. Sanchez-Sinencio, "An 11 band 3.4 to 10.3 GHz MB-OFDM UWB receiver in 0.25 μm SiGe

نتیجه گیری

در این مقاله به منظور طراحی یک تقویت کننده LNA فرابهن باند، به دلیل تطبیق ورودی بهتر و مصرف توان کم تر، از یک ساختار گیت-مشترک به عنوان هسته LNA استفاده شد. با به کارگیری روش افزایش gm با استفاده از فیدبک منفی، ضمن حفظ مزایای فوق، نویز تقویت کننده گیت-مشترک به میزان قابل ملاحظه ای کاهش داده شد. استفاده از سلف فعال به جای سلف غیرفعال در شبکه تطبیق ورودی، سطح مصرفی LNA را کاهش داده و آن را برای پیاده سازی در فرایندهای دیجیتال CMOS مناسب می سازد.

مرجع ها

- [1] K. Siwiak, P. Withington, and S. Phelan, "Ultra wide band radio: the emergence of an important new technology," in *Proc. IEEE Vehicular Tech. Conf.*, May 2001, pp. 1169-1172.
- [2] S. Ziabakhsh, H. Alavi-Rad, and M.C.E. Yagoub, "A high gain low power 2-14 GHz ultra wide band CMOS LNA for wireless receivers," *Int. J. Electron. Commun.*, vol. 66, no. 9, pp. 727-731, Sept. 2012.
- [3] FCC, Washington D.C.20554, "First report and order, revision of Part 15 of the commission's rules regarding ultra wideband transmission systems," ET Docket 98-153, Apr. 2002.
- [4] A. Batra, J. Balakrishnan, G. R. Aiello, J. R. Foerster, and A. Dabak, "Design of a multiband OFDM system for realistic UWB channel environments," *IEEE Trans. Microw. Theory Tech.*, vol. 52, no. 9, pp. 2123-2138, Sept. 2004.

- [20] X. Li, S. Shekhar, and D. Allstot, " G_m -Boosted Common Gate LNA and Differential Colpitts VCO/QVCO in 0.18 μm CMOS," *IEEE J. Solid-State Circuits*, vol. 40, no. 12, pp. 2609-2619, Dec. 2005.
- [21] W. Zhuo, S. Embabi, J.P. de Gyvez, and E. Sanchez-Sinencio, "Using capacitive cross-coupling technique in RF low noise amplifiers and down-conversion mixer design," in *Proc.IEEE Solid-State Circuits Conf.*, Sept. 2000, pp. 77-80.
- [22] A. Thanachayanont, and A. Payne, "VHF CMOS integrated active inductor," *Electron. Lett.*, vol. 32, no. 11, pp. 999-1000, May 1996.
- [23] F. Yuan, *CMOS Active Inductors and Transformers Principle, Implementation, and applications*, Springer, NY, pp. 21-98, 2008.
- [24] T. H. Lee, *The Design of CMOS Radio Frequency Integrated Circuits*, Cambridge University Press, 2nd Ed., pp. 270-307, 2004.
- [25] J. Hu, and Y. Zhu, H. Wu, "An ultra wideband resistive feedback low noise amplifier with noise cancellation in 0.18 μm digital CMOS," in *Proc.IEEE Topical Meeting on Silicon Monolithic Integrated Circuits in RF Systems*, Jan. 2008, pp. 218-221.
- [26] M. Moezzi, and M. S. Bakhtiar, "Wideband LNA Using Active Inductor With Multiple Feed-Forward Noise Reduction Paths," *IEEE Trans. on Microw. Theory Tech.*, vol. 60, no. 4, pp.1069-1075, Apr. 2012.
- [27] M.M. Reja, I. Filanovsky, and K. Moez, "A CMOS 2.0-11.2 GHz UWB LNA Using Active Inductor Circuit," in *Proc.IEEE Int. Symp. Circuits Syst.*, May 2008, pp. 2266-2269.
- BiCMOS," *IEEE J. Solid-State Circuits*, vol. 42, no. 4, pp. 935-948, Apr. 2007.
- [13] X. Fan, E. Sanchez-Sinencio, and J. Silva-Martinez, "A 3 GHz-10 GHz common gate ultrawideband low noise amplifier," in *Proc.IEEE Mid. Symp. Circuits Syst.*, Aug. 2005, pp. 631-634.
- [14] M. Khurram and S.M. Rezaul Hassan, "A 3-5 GHz Current Reuse g_m -Boosted CG LNA for Ultrawideband in 130 nm CMOS," *IEEE Trans. Very Large Scale Integr. Syst.*, vol. 20, no. 3, pp. 400-409, Mar. 2012.
- [15] Ch. Y. Wu, Y. K. Lo, M. Ch. Chen, "A 3-10 GHz CMOS UWB Low Noise Amplifier With ESD Protection Circuits," *IEEE Microw. Wireless Compon. Lett.*, vol. 19, no. 11, pp. 737-739, Nov. 2009.
- [16] M.I. Jeong, J.N. Lee, and C.S. Lee, "Design of UWB switched gain controlled LNA using 0.18 μm CMOS," *Electron. Lett.*, vol. 44, no. 7, pp. 477-478, Mar. 2008.
- [17] L. Jinhua, Ch. Guican, Zh. Hong, "A 3-5GHz g_m -Boosted common Gate CMOS UWB LNA with a Common Source Auxiliary circuit," *Int. Conf. on Microwave and Millimeter Technology (ICMMT)*, Apr. 2008, pp. 1342-1345.
- [18] B. Park, S. Choi, and S. Hong, "A low-noise amplifier with tunable interference rejection for 3.1 to 10.6 GHz UWB systems," *IEEE Microw. Wireless Compon. Lett.*, vol. 20, no. 1, pp. 40-42, Jan. 2010.
- [19] M.M. Reja, I. Filanovsky, and K. Moez, "A Compact CMOS UWB LNA Using Tunable Active Inductors for WLAN Interference Rejection," in *Proc.IEEE Int. Symp. Circuits Syst.*, May 2011, pp. 281-284.