افزایش تحمل‌پذیری مدارهای ترکیبی در مقابل خطای نرم مبتنی بر جایگزینی منطقی محلی

نویسندگان

1 دانشگاه باهنر کرمان

2 دانشگاه شهید باهنر کرمان

3 دانشگاه شیراز

چکیده

در این مقاله یک تکنیک باز-سنتز مبتنی بر جایگزینی منطقی محلی به‌منظور کاهش نرخ خطای نرم مدارهای ترکیبی ارائه شده است. روش پیشنهادی راه‌کار خلاقانه‌ای را جهت افزایش احتمال پوشش منطقی مدار تحت خطای نرم و با در نظر گرفتن محدودیت مساحت فراهم می‌آورد. در این تکنیک، ابتدا زیرمداری از مدار اصلی استخراج می‌شود و به کمک روش Quine–McCluskey (QM) توسعه‌یافته، پیاده‌سازی‌های مختلف از زیرمدار به دست می‌آید. به‌منظور انتخاب بهترین جایگزین از بین مجموعه پیاده‌سازی‌های مختلف زیرمدار با کمترین نرخ خطای نرم، معیار جدید Global Failure Probability (GFP) ارائه شده است. این معیار، با در نظر گرفتن پارامترهای نظیر احتمال ایجاد پالس‌های گذرای خطادار در زیرمدار و احتمال انتشار این پالس‌ها توسط زیرمدار، این امکان را فراهم می‌آورد که پس از تغییر محلی ساختار زیرمدار بتوان به ارزیابی سراسری نرخ خطای نرم ناشی از این تغییر پرداخت. به‌عبارت‌دیگر، معیار ارائه‌شده در هر مرحله از فرآیند بهبود نرخ خطای نرم بدون نیاز به جایگزین نمودن تمام پیاده‌سازی‌های مختلف از زیرمدار در مدار اصلی و محاسبه نرخ خطای نرم کل مدار به ازای هرکدام از آن‌ها، تاثیر هر یک را در نرخ خطای نرم مدار اصلی محاسبه می‌نماید. نتایج حاصل از شبیه‌سازی‌ها بر روی مدارهای محک ISCAS’85 نشان می‌دهد که روش پیشنهادی به‌طور میانگین موجب 17/75% کاهش نرخ خطای نرم به ازای 5/39% سربار مساحت شده است.

کلیدواژه‌ها


عنوان مقاله [English]

Soft Error Tolerant Design of Combinational Circuits using a Local Logic Substitution Scheme

نویسندگان [English]

  • Behnam Ghavami 1
  • MohammadReza Rohanipour 2
  • Mohsen Raji 3
چکیده [English]

In this paper, a re-synthesize technique based on the local logical replacement in order to reduce the soft error rate of combinational circuits is proposed. The proposed method provides an innovative technique to increase the logical masking probability considering the area overhead. In this technique, at first, using an extended Quine-McCluskey (QM) method, the sub-circuits be extracted from the main circuit; while, different implementation carried out on the extracted sub-circuits. In order to choose the best alternative among the different implementations of a sub-circuit with the lowest soft error rate, a new parameter named as Global Failure Probability (GFP) is introduced. Experimental results on some ISCAS’85 benchmarks show that, on average, a probability of circuit failure reduction of 17.75% is achieved compared to the original circuit. The average area overhead is 5.39% of the original circuit.

کلیدواژه‌ها [English]

  • Soft Error
  • Combinational Circuit
  • Logical Masking
  • Soft Error Rate (SER)