

تنظیم‌کننده ولتاژ با افت کم بر مبنای FVF در فناوری CMOS

رسول فتحی پور^۱
علیرضا صابرکاری^۲

چکیده

در این مقاله، یک تنظیم‌کننده ولتاژ با افت کم (LDO) بر پایه دنبال‌کننده ولتاژ Flipped شده (FVF) ارائه می‌شود که در آن به منظور ارتقاء مشخصه‌های ایستای مدار از یک حلقه بازخورد بیرونی استفاده شده است. همچنین به سبب امکان حذف خازن خروجی برون-تراشه‌ای، این LDO قابلیت پیاده‌سازی به‌صورت تمام مجتمع را دارد و کاهش چشم‌گیر تلفات توان نسبت به ساختارهای مشابه، امکان بکارگیری آن را در سیستم‌های توان پایین فراهم آورده است. نشان داده خواهد شد که LDO پیشنهادی علاوه بر تنظیم‌های مناسب بار و خط از رفتار پویای مناسب تنها به ازای جریان خاموشی $31 \mu A$ برخوردار می‌باشد. کلیه نتایج شبیه‌سازی توسط HSPICE و با بکارگیری فناوری CMOS $0.35 \mu m$ بدست آمده است.

کلید واژه

دنبال‌کننده ولتاژ Flipped شده (FVF)، تنظیم‌کننده ولتاژ با افت کم (LDO)، تنظیم بار، تنظیم خط

^۱ کارشناس ارشد برق الکترونیک، دانشگاه گیلان

^۲ استادیار دانشکده برق، دانشگاه گیلان a_saberkari@guilan.ac.ir

تاریخ پذیرش: ۱۲ خرداد ۱۳۹۲

تاریخ دریافت: ۱ فروردین ۱۳۹۲

مدیریت توان در لوازم باتری-محور امری ضروری است. یک واحد مدیریت توان پیشرفته برای کاربردهای درون-تراشه‌ای به تعدادی تنظیم‌کننده^۳ ولتاژ به منظور راه‌اندازی عناصر و بلوک‌های عملیاتی نیاز دارد [۱]. تنظیم‌کننده‌های ولتاژ اغلب برای ایجاد یک ولتاژ ثابت و کم نویز به منظور تغذیه مدارهای آنالوگ به کار می‌روند. این ولتاژ باید در مقابل تغییرات جریان بار و ولتاژ خط، پایدار باشد. در مقایسه با تنظیم‌کننده‌های خطی متداول، در LDO^۴ ها افت ولتاژ در حالت ایستا دو سر ترانزیستور گذر ($V_{drop} = V_{in} - V_{out}$) کم بوده و معمولاً بین ۳۰۰-۱۰۰ mV در نظر گرفته می‌شود و در نتیجه این نوع تنظیم‌کننده‌ها به سبب بازده بالا، انتخاب مناسبی هستند [۲]. شکل ۱ ساختار متداول یک LDO را نشان می‌دهد که از ترانزیستور گذر (M_p)، تقویت‌کننده خطی، مقاومت‌های شبکه بازخورد (R_{F1} و R_{F2}) و خازن خروجی تشکیل شده است. اکثر ساختارهای متداول LDO برای پایداری و کاهش ناهمواری^۵ ولتاژ خروجی از یک خازن بیرونی بزرگ در حدود چند میکروفاراد استفاده می‌کنند [۱-۳]. اما با گسترش روزافزون سیستم‌های درون-تراشه‌ای نیاز به طراحی تنظیم‌کننده‌های ولتاژ تمام مجتمع بیش از پیش احساس می‌شود. به منظور مجتمع‌سازی کامل مدار حذف خازن برون-تراشه‌ای ضروری است. ولی این کار سبب افزایش میزان انحراف ولتاژ خروجی (ΔV_{out}) در پاسخ گذرا، هنگام تغییرات آنی جریان بار می‌شود [۴].

در کنار مدارهای LDO تمام مجتمع و LDO با خازن برون-تراشه‌ای، LDO هایی هستند که می‌توانند هم با خازن برون-تراشه‌ای و هم بدون آن عملکرد پویا و پایداری قابل قبولی داشته باشد [۵]، [۶]. در این مدارها نوع خازن خروجی بسته به محل کاربرد تنظیم‌کننده انتخاب می‌شود. مدار LDO معرفی شده در [۵]، در حالت بدون خازن برون-تراشه‌ای، نیازمند حداقل ۱ mA جریان بار برای حفظ پایداری است. زیرا وقتی جریان بار کم است قطب‌های مختلط غیر غالب که دارای ضریب کیفیت بالایی هستند، باعث ایجاد قله^۶ در اندازه بهره حلقه-باز سیستم در نزدیکی فرکانس بهره واحد می‌شوند. این حداقل جریان بار سبب دور شدن این قطب‌ها و انتقال آن‌ها به فرکانس‌های بعد از فرکانس بهره واحد خواهد شد. این امر بکارگیری این LDO را در کاربردهای توان پایین غیر ممکن می‌کند. در [۶] یک تنظیم‌کننده ولتاژ افت کم بر پایه FVF^۷ ارائه شده، که

^۳ Regulator


^۴ Low-Dropout regulator

^۵ Ripple

^۶ Peak

^۷ Flipped voltage follower

به دلیل داشتن ساختار ساده می‌تواند به راحتی پایدار باشد. ولی استفاده از یک سیستم حلقه-باز به منظور ایجاد ولتاژ مطلوب در خروجی موجب می‌شود که این تنظیم‌کننده از تنظیم^۸ بار و خط ضعیف رنج ببرد. همچنین اندازه جریان خاموشی در این مدار قابل توجه است.



شکل ۱. ساختار متداول یک مدار LDO

در این مقاله یک مدار LDO کم مصرف بر پایه FVF ارائه می‌شود که در آن به منظور داشتن تنظیم‌های بار و خط مناسب، از یک حلقه بازخورد بیرونی با تلفات توان ناچیز استفاده شده است. ولی همانند [۶]، رفتار پویای LDO پیشنهادی همچنان توسط ترانزیستور کنترلی بر پایه FVF تعیین می‌شود. این قابلیت کار با هر دو نوع خازن درون-تراشه‌ای و برون-تراشه‌ای را دارد. بخش ۲ به بررسی ساختار متداول LDO بر پایه FVF می‌پردازد. در بخش ۳ مدار LDO پیشنهادی معرفی می‌شود. نتایج شبیه‌سازی و نتیجه‌گیری به ترتیب در بخش‌های ۴ و ۵ ارائه خواهد شد.


ساختار کلی تنظیم‌کننده‌های ولتاژ با افت کم بر پایه FVF

شکل ۲ ساختار کلی LDO معرفی شده در [۶] را نشان می‌دهد که شامل ترانزیستور عبوری (M_P)، ترانزیستور کنترلی (M_C) و خازن خروجی است. همچنین در این ساختار، از یک تقویت‌کننده در آرایش بازخورد واحد (تشکیل شده از ترانزیستورهای M_{A1} - M_{A5}) به همراه ترانزیستور M_{C2} ، به منظور انتقال ولتاژ مرجع (V_{ref}) به گیت M_C استفاده شده است. به سبب تشابه ترانزیستورهای M_C و M_{C2}


ترانزیستورهای M_{A1} - M_{A5} و M_{C2} در LDO مرجع [۶] توان زیادی مصرف می‌کند. در LDO مرجع [۶]، جریان بایاس طبقه خروجی با شاخه خروجی بخش تولیدکننده ولتاژ کنترل برابر بوده و جریان زوج تفاضلی ورودی بخش تولیدکننده ولتاژ کنترل دو برابر جریان بایاس طبقه خروجی است که این امر منجر به اتلاف زیاد توسط این LDO می‌شود. در حالی که در طراحی تقویت کننده خطا در مدار پیشنهادی، توان بسیار بهینه‌تر مصرف شده است.

تحلیل AC

به منظور بررسی پایداری مدار LDO پیشنهادی، رفتار حلقه باز هریک از حلقه‌های بازخورد به صورت مستقل و با شکستن حلقه بازخورد مورد نظر مورد بررسی قرار می‌گیرد.



شکل ۴. مدار LDO پیشنهادی



شکل ۵. شکستن حلقه بازخورد داخلی برای بررسی رفتار AC مدار

حلقه داخلی

با انجام تحلیل AC مشابه [۶]، در حالتی که خازن برون-تراشه‌ای در خروجی وجود ندارد و C_{out} خازن درون-تراشه‌ای یا مدل Parasitic انباشته شده در گره خروجی است و با شکستن حلقه بازخورد داخلی مطابق شکل ۵، اندازه قطب‌های موجود در درین ترانزیستور M_C (P_1) و گره خروجی LDO (P_2) برابر است با:


$$P_1 \approx \frac{1}{\left\{ C_{GSp} + \left[1 + g_{mp} \left[\left(r_{op} \parallel \frac{1}{g_{mC}} \right) / A_d \right] \right\} C_{GDp} \right\} R_{Bias}} \quad \& \quad P_2 \approx \frac{1}{C_{out} \left[\left(r_{op} \parallel \frac{1}{g_{mC}} \right) / A_d \right]} \quad (1)$$

که در این رابطه g_{mC} و g_{mp} به ترتیب ترانسمانایی ترانزیستورهای M_C و M_P است. همچنین C_{GSp} ، C_{GDp} و r_{op} به ترتیب خازن‌های Parasitic و مقاومت خروجی ترانزیستور عبوری هستند. در این حالت P_1 قطب غالب و P_2 قطب غیر غالب است. در ضمن، حلقه بازخورد بیرونی با انجام نمونه‌برداری موازی سبب کاهش مقاومت معادل گره خروجی با ضریب $1/A_d$ شده است. تغییرات جریان بار اثر چندانی روی مکان P_1 ندارد، اما با افزایش جریان بار از 0 mA تا 50 mA ، قطب P_2 به سبب کاهش r_{op} به فرکانس‌های بالاتر منتقل شده و حاشیه فاز افزایش می‌یابد. در صورتی که از یک خازن برون-تراشه‌ای (در محدوده میکروفاراد) به‌عنوان خازن خروجی استفاده


شود، مکان نسبی قطب‌های P_1 و P_2 با تغییر جریان بار دچار تغییر خواهد شد. به‌عنوان مثال، در حالت بی‌باری، P_2 قطب غالب و P_1 قطب غیر غالب می‌باشد. ولی با افزایش جریان بار و کاهش r_{op} ، P_2 به فرکانس‌های بالاتر منتقل شده و فاصله بین دو قطب کاهش می‌یابد که این امر می‌تواند منجر به کاهش پایداری مدار شود. ولی در صورت وجود مقاومت Parasitic کافی در خازن خروجی (R_{ESR} که سری با خازن خروجی است)، یک صفر سمت راست مطابق رابطه (۲) تولید خواهد شد. با ظهور این صفر در فرکانس‌های نزدیک فرکانس بهره واحد و حذف قطب-صفر، حاشیه فاز افزایش می‌یابد.

$$Z_1 = \frac{1}{C_{out} R_{ESR}} \quad (2)$$

شکل‌های ۶ و ۷ نمونه‌هایی از پاسخ فرکانسی شبیه‌سازی شده این مدار را به‌ازای مقادیر مختلف جریان بار و خازن خروجی نشان می‌دهند. مقدار حاشیه فاز در شکل ۶ به‌ازای جریان‌های بار ۱ mA و ۵۰ mA به ترتیب ۵۱ و ۷۰ درجه می‌باشد که در این حالت C_{out} خازن انباشته شده در گره خروجی یا یک خازن درون-تراشه‌ای است. شکل ۷ پاسخ فرکانسی LDO را به‌ازای یک خازن برون تراشه‌ای نشان می‌دهد که بر طبق آن، مقدار حاشیه فاز به‌ازای جریان‌های بار ۰ mA و ۵۰ mA به ترتیب ۵۲ و ۴۰ درجه است.




شکل ۶. پاسخ فرکانسی حلقه-باز LDO پیشنهادی (حلقه داخلی)، $C_{out}=20$ pF



شکل ۷. پاسخ فرکانسی حلقه-باز LDO پیشنهادی (حلقه داخلی)، $C_{out} = 4/7 \mu F$ و $R_{ESR} = 0/3 \Omega$

حلقه بیرونی

با شکستن حلقه بازخورد بیرونی مطابق شکل ۸ و انجام تحلیل AC، اندازه قطب‌های تشکیل شده در خروجی تقویت‌کننده خطا (P_1) و خروجی LDO (P_2) به ترتیب برابر است با:




شکل ۸. شکستن حلقه بازخورد بیرونی برای بررسی رفتار AC مدار

$$P_1 \approx \frac{1}{C_1 R_a} \quad \& \quad P_2 \approx \frac{1}{C_{out} R_{out}} \quad (3)$$


که در این رابطه $R_{out} \gg 1/g_{mC}g_{mp}r_{oC}$ و $R_a = r_{o6} \parallel r_{o8}$ به ترتیب مقاومت خروجی LDO و مقاومت خروجی تقویت کننده خطا می باشند.

مطابق رابطه (۳)، خازن C_1 که در قطب ناشی از شکستن حلقه بازخورد بیرونی LDO ظاهر شده، به عنوان خازن جبران ساز برای تضمین پایداری و ایجاد فاصله کافی و تولید یک قطب غالب در سیستم حلقه باز (حلقه بیرونی) در خروجی تقویت کننده خطا قرار داده شده است. نتایج شبیه سازی نشان می دهد که با مقدار 10 pF در نظر گرفته شده برای این خازن، جداسازی قطبها به خوبی انجام شده و سیستم از حاشیه فاز کافی برخوردار است.

در حالی که C_{out} خازن خروجی درون-تراشه‌ای یا خازن Parasitic انباشته شده در گره خروجی است، به ازای تمامی محدوده جریان بار، P_1 قطب غالب سیستم و P_2 در فرکانسهای بسیار بالاتر از فرکانس بهره واحد قرار خواهد داشت. شکل (۹) پاسخ فرکانسی حلقه-باز حلقه بازخورد بیرونی را به ازای $I_{load} = 1 \text{ mA}$ و $C_{out} = 20 \text{ pF}$ نشان می دهد که مقدار حاشیه فاز برای این حالت ۸۹ درجه است. با به کارگیری یک خازن برون-تراشه‌ای در محدوده میکروفاراد در خروجی مدار LDO پیشنهادی، قطب P_2 به فرکانسهای پایین تر انتقال می یابد. ولی در صورت وجود R_{ESR} کافی در خازن خروجی، صفر Z_1 معرفی شده در رابطه (۲) سبب حذف قطب P_2 می شود. شکل (۱۰) پاسخ فرکانسی حلقه باز حلقه بیرونی را به ازای $C_{out} = 4/7 \text{ } \mu\text{F}$ ، $R_{ESR} = 0/3 \text{ } \Omega$ و $I_{load} = 1 \text{ mA}$ نشان می دهد که در این حالت مقدار حاشیه فاز برابر ۴۶ درجه است. بدیهی است افزایش R_{ESR} سبب انتقال Z_1 به فرکانسهای پایین تر و افزایش حاشیه فاز می شود.




شکل ۹. پاسخ فرکانسی حلقه-باز LDO پیشنهادی (حلقه بیرونی)، $C_{out} = 20 \text{ pF}$ و $I_{load} = 1 \text{ mA}$




شکل ۱۰. پاسخ فرکانسی حلقه-باز LDO پیشنهادی (حلقه بیرونی)، $C_{out}=4/7 \mu F$ ، $R_{ESR}=0/3 \Omega$ و $I_{load}=1 \text{ mA}$

نتایج شبیه‌سازی

در این بخش نتایج شبیه‌سازی و مقایسه ارائه خواهد شد. کلیه شبیه‌سازی‌ها توسط HSPICE و با بکارگیری فناوری CMOS $0/35 \mu m$ بدست آمده است. به منظور بررسی مشخصه‌های ایستای مدار و نشان دادن سودمندی بکارگیری حلقه بیرونی، مقایسه‌ای بین تنظیم‌های بار و خط LDO پیشنهادی و شکل ۲ انجام شده است. شایان ذکر است که برای انجام یک مقایسه منصفانه طبقه خروجی مدار LDO پیشنهادی از نظر ابعاد و جریان بایاس ترانزیستورها دقیقاً مشابه شکل ۲ طراحی شده است. شکل‌های ۱۱ و ۱۲ به ترتیب تنظیم‌های بار و خط این مدارها را نمایش می‌دهند. همان‌طور که در شکل ۱۱ مشاهده می‌شود میزان انحراف ولتاژ خروجی در LDO پیشنهادی به ازای تغییر جریان بار در محدوده ۰ mA تا ۵۰ mA کمتر از ۱ mV است. همچنین با توجه به شکل ۱۲ نتیجه می‌شود که LDO پیشنهادی از تنظیم خط بسیار قابل قبول‌تری نسبت به LDO شکل ۲ در بدترین شرایط ($I_{Load}=0$) برخوردار است.



شکل ۱۱. تنظیم بار به ازای $V_{in}=1/2$ V، LDO (a) پیشنهادی، LDO (b) شکل ۲




شکل ۱۲. تنظیم خط به ازای $I_{Load}=0$ ، LDO (a) پیشنهادی، LDO (b) شکل ۲

جدول ۱. مقایسه مشخصه‌های ایستا و فرکانس بالا

پارامترها	[۴]	[۶]	LDO پیشنهادی
تنظیم بار	$146 \mu\text{V}/\text{mA}$	$254 \mu\text{V}/\text{mA}$	$14 \mu\text{V}/\text{mA}$
تنظیم خط برای $I_{Load}=0$	$2/5 \text{ mV}/\text{V}$	$123/3 \text{ mV}/\text{V}$	$11/6 \text{ mV}/\text{V}$
رد منبع تغذیه (PSR) برای $I_{Load}=1 \text{ mA}$	-23 dB در 1 MHz	-21 dB در 1 MHz	-22 dB در 1 MHz

خلاصه‌ای از عملکرد ایستا و فرکانس بالای مدارهای LDO پیشنهادی و شکل ۲ در جدول ۱ ارائه شده است. همچنین به منظور انجام مقایسه بین ساختار پیشنهادی و ساختار متداول مدارهای LDO، نتایج شبیه‌سازی LDO معرفی شده در [۴] که بر مبنای ساختار متداول و با قابلیت کار فقط با خازن درون-تراش‌های است، نیز در جدول ۱ آورده شده است.

به منظور بررسی رفتار پویای LDO پیشنهادی، پاسخ گذرای بار مدار به ازای مقادیر مختلف خازن خروجی شبیه‌سازی شده است. شکل ۱۳ پاسخ گذرای بار مدارهای LDO پیشنهادی و LDO شکل ۲ را به ازای $C_{out}=20 \text{ pF}$ نشان می‌دهد. در این حالت جریان بار با زمان صعود و نزول $1 \mu\text{s}$ بین صفر تا 50 mA تغییر داده شده است. با توجه به یکسان بودن طبقه خروجی دو مدار، پاسخ‌های گذرا بسیار مشابه می‌باشند. در این حالت اندازه ΔV_{out} و زمان نشست (T_{settle}) برای هر دو مدار به ترتیب 200 mV و $1/4 \mu\text{s}$ است.




شکل ۱۳. پاسخ گذرای بار به‌ازای $C_{out}=20 \text{ pF}$ ، LDO پیشنهادی، (a) LDO (b) شکل ۲


در کاربردهایی که مقدار کم ΔV_{out} در پاسخ گذرا مورد اهمیت است، استفاده از خازن برون-تراشه‌ای اجتناب ناپذیر است [۴]. شکل ۱۴ پاسخ گذرای بار LDO پیشنهادی را به ازای $C_{out}=1 \mu\text{F}$ و برای 1Ω ، $R_{ESR}=0/3$ نشان می‌دهد. در این حالت جریان بار با زمان صعود و نزول 500 ns بین 0 mA تا 50 mA تغییر داده شده است. همان‌طور که مشاهده می‌شود، افزایش R_{ESR} سبب کاهش T_{settle} و افزایش ΔV_{out} خواهد شد. مقادیر ΔV_{out} و T_{settle} به‌ازای $R_{ESR}=0/3 \Omega$ برابر $(23 \text{ mV}, 16 \mu\text{s})$ و به‌ازای $R_{ESR}=1 \Omega$ برابر $(35 \text{ mV}, 3 \mu\text{s})$ است. همچنین پاسخ گذرای بار

LDO پیشنهادی به ازای $C_{out}=4/7 \mu F$ و در شرایطی مشابه از نظر تغییرات بار در شکل ۱۵ نشان داده شده است.

در جدول ۲ خلاصه‌ای از نتایج شبیه‌سازی مدار LDO پیشنهادی و مدارهای LDO معرفی شده در [۴] و [۶] ارائه شده است. برای انجام یک مقایسه منصفانه پاسخ گذرای هر سه مدار به تغییرات جریان بار بین ۰ mA تا ۵۰ mA و با زمان صعود و نزول $1 \mu s$ شبیه‌سازی شده و نتایج شبیه‌سازی (Sim) در کنار نتایج گزارش شده در مقالات (Exp) در جدول (۲) آورده شده است. در مدار LDO معرفی شده در [۴] از یک خازن خروجی درون-تراشه‌ای با اندازه $100 pF$ استفاده شده است که پیاده‌سازی این خازن سبب اشغال سطح زیادی از تراشه می‌شود. اگرچه اندازه ΔV_{out} در [۴] نسبت به LDO پیشنهادی و [۶] کمتر است، اما برای انجام یک مقایسه دقیق‌تر باید مقدار جریان خاموشی (I_Q)، اندازه خازن خروجی و بیشینه جریان بار (I_{max}) هم مد نظر قرار گیرند. از این رو عدد شایستگی ($FOM = \Delta V_{out} C_{out} I_Q / I_{max}^2$) می‌تواند معیار مناسبی برای مقایسه رفتار پویا باشد که کمتر بودن آن نشان‌دهنده پاسخ گذرای بهتر در مدارهای LDO است [۷]. همان‌طور که در جدول ۲ مشاهده می‌شود، مقدار FOM برای LDO پیشنهادی به نسبت [۴] و [۶] کاهش چشمگیری یافته که این امر به سبب مدیریت توان مصرفی و کاهش جریان خاموشی در LDO پیشنهادی است. همچنین کاهش جریان خاموشی در این مدار سبب ارتقاء بازده جریانی (CE) نسبت به [۴] و [۶] شده است.



شکل ۱۴. پاسخ گذرای بار LDO پیشنهادی به ازای $C_{out}=1 \mu F$



شکل ۱۵. پاسخ گذرای بار LDO پیشنهادی به‌ازای $C_{out}=4/7 \mu F$

جدول ۲. مقایسه نتایج

پارامترها	[۴] Exp.	[۴] Sim.	[۶] Exp.	[۶] Sim.	LDO پیشنهادی
Tech (μm)	۰/۳۵	۰/۳۵	۰/۳۵	۰/۳۵	۰/۳۵
V_{in} (V)	۳	۳	۱/۲	۱/۲	۱/۲
V_{out} (V)	۲/۸	۲/۸	۱	۱	۱
I_{Load} (mA)	۰-۵۰	۰-۵۰	۰-۵۰	۰-۵۰	۰-۵۰
I_Q (μA)	۶۵	۶۶	۹۵	۹۵	۳۱
C_{out} (pF)	۱۰۰	۱۰۰	>۲۰	۲۰	۲۰
T_{settle} (μS)	۱۵	۴	۰/۳	۱/۴	۱/۴
ΔV_{out} (mV)	۹۰	۱۱۰	۱۸۰	۲۰۰	۲۰۰
*CE (%) (I_{max} در)	۹۹/۸۷	۹۹/۸۶	۹۹/۸۱	۹۹/۸۱	۹۹/۹۳
FOM (fs)	۲۳۴	۲۹۰	۱۳۶	۱۵۲	۴۹/۶

$$*CE = I_{Load} / (I_{Load} + I_Q)$$

نتیجه‌گیری

در این مقاله یک تنظیم‌کننده ولتاژ با افت کم بر مبنای FVF معرفی شده که در آن با به‌کارگیری یک حلقه بازخورد بیرونی رفتار ایستای مدار ارتقاء یافته است. نشان داده شد که LDO پیشنهادی هم با خازن برون-تراشه‌ای و هم بدون آن از پایداری و رفتار پویای قابل قبولی برخوردار می‌باشد. همچنین کاهش توان مصرفی سبب بهبود عدد شایستگی و ارتقاء بازده جریانی در این LDO نسبت به ساختارهای مشابه شده است.

تشکر و قدردانی

این پروژه توسط ستاد توسعه فناوری میکروالکترونیک، دانشگاه گیلان و صندوق حمایت از پژوهشگران و فناوران کشور مورد حمایت قرار گرفته است.

مراجع

- [1] A. Saberkari, E. Alarcon, and Sh. B. Shokouhi, "Fast Transient Current-Steering CMOS LDO Regulator Based on Current Feedback Amplifier," *Integration, the VLSI Journal*, Mar. 2013, vol. 46, no. 2, pp. 165-171.
- [2] G. A. Rincon-Mora and P.E. Allen, "A Low-Voltage, Low Quiescent Current, Low Drop-Out Regulator," *IEEE J. of Solid-State Circuits*, Jan. 1998, vol. 33, no. 1, pp. 36-44.
- [3] K. N. Leung and Y. S. Ng, "A CMOS Low-Dropout Regulator with a Momentarily Current-Boosting Voltage Buffer," *IEEE Trans. Circuits Syst. I*, Sept. 2010, vol. 57, no. 9, pp. 2312-2319.
- [4] R. J. Milliken, J. Silva-Martinez, and E. Sanchez-Sinencio, "Full On-Chip CMOS Low-Dropout Voltage Regulator," *IEEE Trans. Circuits Syst. I*, Sept. 2007, vol. 54, no. 9, pp. 1879-1890.
- [5] K. L. Leung and P. K. T. Mok, "A Capacitor-Free CMOS Low-Dropout Regulator with Damping-Factor-Control Frequency Compensation," *IEEE J. Solid-State Circuits*, Oct. 2003, vol. 38, no. 10, pp. 1691-1702.
- [6] T. Y. Man, K. L. Leung, C. Y. Leung, P. K. T. Mok, and M. Chan, "Development of Single-Transistor-Control LDO Based on Flipped Voltage Follower for SoC," *IEEE Trans. Circuits Syst. I*, Jun. 2008, vol. 55, no. 5, pp. 1392-1401.

- [7] P. Hazucha, T. Karnik, B. A. Bloechel, C. Parsons, D. Finan, and S. Borkar, "Area-Efficient Linear Regulator With Ultra-Fast Load Regulation," IEEE J. Solid-State Circuits, Apr. 2005, vol. 40, no. 4, pp. 933–940.