طراحی و پیاده سازی معماری نوین برای پردازش تصاویر دیجیتال با استفاده از پیکربندی جزیی بر روی FPGA

نوع مقاله : مقاله پژوهشی

نویسندگان

چکیده

در این مقاله با استفاده از رویکرد و نگرشی جدید، معماری نوینی برای پردازش تصاویر دیجیتال بر روی سخت افزار ارائه می شود. کیی از بزرگترین معایب راه حل های سخت افزاری برای استفاده به جای سامانه های نرم افزاری، عدم انعطاف پذیری آنهاست، هرچند که سایر پارامترهای مهم نظیر قابلیت اعتماد و سرعت عملکرد آنها در طراحی بسیار جذاب هستند. در این مقاله فن پ کیربندی جزیی پویا ۳ به عنوان راه نوینی برای مرتفع نمودن این مشکل پیشنهاد می گردد. این مقاله با ارائه معماری نوینی مبتنی بر پیکربندی جزیی امکان پیاده سازی چندین فیلتر مختلف برای پردازش تصاویر را به صورت بلادرنگ برروی سخت افزار می دهد. با استفاده از این فن می توان به پردازش بلادرنگ تصاویر در عین مصرف توان کم، کارآیی و سرعت بالا بر روی سخت افزار FPGA دست یافت. معماری ارائه شده با استفاده از زبان استاندارد توصیف سخت افزار VHDL نوشته و سپس بر روی FPGA پیاده سازی می شود. با مشاهده و ارائه نتایج حاصل از شبیه سازی، سنتز و پیاده سازی نشان خواهیم داد که معماری پیشنهادی و سیستم طراحی شده در این مقاله دارای سرعت و کارآیی بالا، مصرف توان کم و فضای اشغال شده کم می باشد. مزایای معماری پیشنهادی، گلوگاه های پردازشی مانند سرعت وپردازش های صنعتی بلادرنگ را برطرف می نماید و استفاده آن را در صنایع و پزشکی امکان پذیر می سازد.

کلیدواژه‌ها


عنوان مقاله [English]

Modern Architecture Design and Implementation for Digital Images Processing Using Partial Reconfiguration on the FPGA

نویسندگان [English]

  • Amir chekini
  • Saeid Ezati
چکیده [English]

In this paper, using a new approach and vision, with a modern architecture for digital images processing on the hardware is presented. One of the biggest disadvantages of hardware solutions for use instead of software systems, is their lack of flexibility, However; other important parameters such as reliability and speed of their performance in the design are very attractive. In this paper partial dynamic reconfiguration technique as a new way to solving this issue is recommended. This paper by exhibition a new architecture based on partial reconfiguration can implement several different filters for real-time digital images processing on hardware. Using this technique, can be achieved to real-time digital images processing at low power consumption, high efficiency and high speed on the FPGA. Proposed architecture written by the VHDL standard hardware description language and then implemented on the FPGA. Observation simulation, synthesis and implementation results will shown that proposed architecture have high efficiency, high speed processing, low power consumption and less utilized space. Benefits of the proposed architecture eliminates, hardware processing bottlenecks such as processing speed and real time industrial processing and possible it’s utilization in the industrial and medicine.

کلیدواژه‌ها [English]

  • Image Processing
  • Resolution Increasing
  • Noise Reeducation
  • Partial Reconfiguration
  • Hardware Implementation
  • VHDL
  • FPGA.Antenna